



SALPHOENIX®1P 系列 FPGA

PCI Express 用户手册

上海安路信息科技股份有限公司

UG1313 (v1.1) 2025 年 4 月



术语/缩略词

缩略词	英文全拼	中文释义
FPGA	Field Programmable Gate Array	现场可编程门阵列
PCIe	PCI Express	高速串行计算机扩展总线
PF	Physical Function	物理功能
VF	Virtual Function	虚拟功能
ltssm/LTSSM	Link Training and Status State Machine	链路训练状态机
FLR	Function-Level Reset	功能级别复位
SR-IOV	single root I/O virtualization	单根虚拟化
CPL	Completion without Data	不带数据的完成包
CPLD	Completion with Data	带数据的完成包
ECRC	end-to-end CRC	端到端 CRC
LCRC	Link CRC	链路 CRC
MPS	Max Payload Size	最大数据载荷



目 录

术语/缩略词	I
目 录	II
1 SALPHOENIX®1P 系列 FPGA PCI Express 控制器概述	1
1.1 PCIe 控制器支持的 PCIe 协议版本	3
1.2 PCIe 控制器支持的功能	4
1.2.1 通用功能	4
1.2.2 虚拟化功能	4
1.2.3 数据传输	4
1.2.4 电源管理与中断	5
1.3 PCIe 控制器设备类型	6
1.4 PCIe 控制器应用领域	7
1.5 PCIe 控制器内部框图	8
1.5.1 PHYMAC Layer	8
1.5.2 Data Link Layer	9
1.5.3 Transaction Layer	11
1.5.4 Memory 类型	12
1.6 寄存器配置空间 (Configuration Space)	13
1.6.1 配置空间	13
1.6.2 PF_ARRAY 配置空间	13
1.6.3 VF_ARRAY 配置空间	23
2 PH1P 系列 FPGA PCIe 控制器接口	24
2.1 时钟和复位接口	25
2.1.1 端口描述	25



2.2 数据发送接口	27
2.2.1 端口描述	27
2.2.2 发送 TLP 报文格式	29
2.2.3 时序图	32
2.2.4 ECRC 生成	37
2.3 数据接收接口	41
2.3.1 端口描述	41
2.3.2 接收 TLP 报文格式	44
2.3.3 时序图	46
2.4 APB4 配置接口	53
2.4.1 端口描述	53
2.4.2 时序图	54
2.5 中断接口	57
2.5.1 INTx	57
2.5.2 MSI	58
2.5.3 MSI-X	61
2.6 直接访问接口	63
2.6.1 端口描述	63
2.7 直接速度位宽切换接口	66
2.7.1 端口描述	66
2.8 其他接口	67
2.8.1 Physical Ltssm Interface	67
2.8.2 Power Management Interface	69
2.8.3 Report Interface	73
2.8.4 External Register Interface	76
2.8.5 PinShare Interface	79
2.8.6 Test Interface	83



2.8.7 PTM Interface	87
2.8.8 VPD Interface	88
3 PH1P 系列 FPGA PCIe 设计指导	90
3.1 时钟	90
3.1.1 HXT 参考时钟	90
3.1.2 TL 侧用户时钟	90
3.1.3 PL 侧用户时钟	92
3.2 复位	93
3.3 Loopback	94
3.3.1 PIPE Loopback	94
3.3.2 PHY Loopback	94
3.4 Lane Reversal	95
3.5 SR-IOV	96
3.5.1 FID 分配	96
3.5.2 BDF 分配	96
3.5.3 VF 配置空间	97
3.6 PCIe Quick Link	98
版本信息	99
免责声明	100

1 SALPHOENIX®1P 系列 FPGA PCI Express 控制器概述

SALPHOENIX®1P（以下简称 PH1P）系列 FPGA 集成 PCI Express 控制器硬核，可提供高带宽、可配置和高可靠性的 PCI Express 互联。本文将介绍 PH1P 系列 FPGA 的 PCI Express 控制器的配置和使用方法。下文中的 PCIe，为 PCI Express 的简称。

PH1P100（SBG676 封装）和 PH1P100（SBG677 封装）的 PCIe 控制器和 PHY 资源如下图所示。




图 1-1 PH1P100（SBG676 封装）和 PH1P100（SBG677 封装）PCIe 控制器和 PHY 资源示意图

PH1P100（SBG484 封装）的 PCIe 控制器和 PHY 资源如下图所示。




图 1-2 PH1P100（SBG484 封装）PCIe 控制器和 PHY 资源示意图

PH1P50（SBG484 封装）的 PCIe 控制器和 PHY 资源如下图所示。




图 1-3 PH1P50 (SBG484 封装) PCIe 控制器和 PHY 资源示意图

PH1P100SBG676 和 PH1P100SBG677 器件共有 1 个 PCI Express 控制器硬核，如图 1-1 中蓝色方框所示。它通过 PIPE 接口连接 HXT。PCIe 控制器位于 x69y120z0，连接 HXT QUAD x69y120z0，最大 PCIe 链路位宽为 X4，管脚对应 Bank94。

PH1P100SBG484 器件共有 1 个 PCI Express 控制器硬核，如图 1-2 中蓝色方框所示。它通过 PIPE 接口连接 HXT。PCIe 控制器位于 x69y120z0，连接 HXT QUAD x69y120z0，最大 PCIe 链路位宽为 X4，管脚对应 Bank94。

PH1P50SBG484 器件共有 1 个 PCI Express 控制器硬核，如图 1-3 中蓝色方框所示。它通过 PIPE 接口连接 HXT。PCIe 控制器位于 x49y80z0，连接 HXT QUAD x49y80z0，最大 PCIe 链路位宽为 X4，管脚对应 Bank94。

当 PCIe 控制器选择 X1 模式时，可以通过参数配置，选择对应 HXT QUAD 上任意一条物理 LANE。举例，PCIe 控制器选择 X1 模式时，Bank94 中任意一条物理 LANE 都可以作为逻辑 lane0。

当 PCIe 控制器选择 X2 模式时，可以通过参数配置，选择对应 HXT QUAD 上任意一条奇数物理 LANE 作为 lane0。举例，PCIe 控制器选择 X2 模式时，Bank94 的物理 LANE3 可以作为逻辑 lane0，Bank94 的物理 LANE1 也可以作为逻辑 lane0。

当 PCIe 控制器选择 X4 模式时，只能选择 Bank94 的物理 LANE3 作为逻辑 lane0。

PH1P100SBG676、PH1P100SBG677、PH1P100SBG484 器件 PCIe 控制器单个 Lane 最高线速率是 5Gbps，PH1P50SBG484 器件 PCIe 控制器单个 Lane 最高线速率是 8Gbps，均可配置成 1-lane(x1)，2-lane(x2)，以及 4-lane(x4) 的 PCI Express Endpoint (EP)，也可配置成 1-lane(x1)，2-lane(x2)，以及 4-lane(x4) 的 Root Port of PCI Express Root Complex (RC)。



1.1 PCIe 控制器支持的 PCIe 协议版本

PH1P100SBG676、PH1P100SBG677、PH1P100SBG484 器件 PCIe 控制器符合 PCI Express® Base Specification Revision 4.0 Version 1.0（线速率最高支持到 Gen2）。

PH1P50SBG484 器件 PCIe 控制器符合 PCI Express® Base Specification Revision 4.0 Version 1.0（线速率最高支持到 Gen3）。

本 PCIe 控制器还符合 PCI Local Bus Specification, Revision 3.0、PCI Bus Power Management Specification, Revision 1.2。



1.2 PCIe 控制器支持的功能

PH1P 系列 FPGA 的 PCIe 控制器支持以下功能：

1.2.1 通用功能

- 支持 PCI Express Base Specification Revision 4.0 v1.0
- 支持 PHY Interface for PCI Express (PIPE) 4.4.1
- 支持 x1, x2, x4 位宽可选
- 支持 2.5Gb/s, 5.0Gb/s 单个 lane 速率，最高支持 8.0Gb/s 单个 lane 速率（仅 PH1P50 器件支持）
- 支持 Rootport, Endpoint 或者 Legacy Endpoint
- 至多 1 个 Virtual Channel (VC)
- 至多 2 个 PF 与 4 个 VF
- 支持 Advanced Error Reporting (AER)
- 支持 ECRC generation and check
- 支持用户时钟 (集成跨时钟域，在应用层支持用户选择的频率)
- 支持 Lane reversal
- 支持 Alternate Routing ID Interpretation (ARI)
- 支持 TLP Processing Hints (TPH)
- 支持 Access Control Services (ACS)
- 支持 ID-based Ordering (IDO)

1.2.2 虚拟化功能

- 支持 SR-IOV，至多 4 个 VF
- 支持 Address Translation Service (ATS)，包括 Page Request Interface (PRI)
- 支持 Process Address Space ID (PASID)

1.2.3 数据传输

- 固定 256bits 位宽的数据发送和接收接口



- 至多 4KB 数据 Payload 传输
- 支持所有 Memory, I/O, Configuration, and Message 传输
- 至多 4 个 End-End TLP prefixes
- 支持 Vendor-Defined Messages (enables MCTP over PCIe)

1.2.4 电源管理与中断

- 支持所有的 Power State
- 支持 L0s and L1, 不支持 L2
- 支持 Power Management Event (PME message) and Beacon (Wake-Up)
- 支持 MSI (至多 32 向量) and INT message
- 支持 MSI-X Capability
- 支持 Latency Tolerance Reporting (LTR)
- 支持 Optimized Buffer Flush Fill (OBFF)
- 支持 L1 PM Substates with CLKREQ

1.3 PCIe 控制器设备类型

下图是一个 PCI Express 网络拓扑的例子。




图 1-4 PCI Express 系统结构拓扑图示例

用户可以通过 IP 配置界面选择设备类型设置 `PCIE_CFG_DEVICE_TYPE`，将 PCIe 控制器配置成 Root Port of PCI Express Root Complex、PCI Express Endpoint 或 Legacy PCI Express Endpoint。本 PCIe 控制器可以应用于上图中蓝色的设备。用户根据实际应用需求，选择相应的模式。



1.4 PCIe 控制器应用领域

集成有此 PCIe 控制器 FPGA，既可应用在 PCIe 插卡，也可应用于 CPU 侧的主板，应用非常广泛。应用领域主要有：

- 数据通信网络设备
- 电信网络设备
- 存储设备
- 宽带有线和无线设备
- 交叉互联设备和交换机
- 板上芯片间互联和背板互联
- 无线基站设备等

1.5 PCIe 控制器内部框图

PH1P 系列 FPGA PCIe 控制器内部框图如下图所示：




图 1-5 PCI Express 控制器内部框图

PCIe 控制器主要实现了 PCIe 物理层（Physical Layer），链路层（Link Layer）和事务层（Transaction Layer）的基本功能。实现了事务层逻辑的大部分功能，全部的数据链路层逻辑，以及物理层的 MAC 部分（包括 Link Training and Status State Machine，即 LTSSM）。它通过 PIPE 接口连接到 HXT。

1.5.1 PHYMAC Layer

PHYMAC Layer 即 PCIe 物理层，负责管理 PCIe 链路的初始化以及正常操作期间发生的物理事件。该层以 PCIe 物理层接口（Physical Interface for PCI Express, PIPE）时钟频率工作。主要包括三个模块：LTSSM Block, RxLane Block 和 TxLane Block。

LTSSM Block

LTSSM Block 主要实现以下功能：

- 检查并存储每条 lane 的接收。
- 决定每条 lane 的发送内容。
- 从一种状态转换到另一种状态。

在接收路径上，LTSSM Block 管理每个接收方向的 Lane 接收到的 PLP（Physical Layer Packet），并且负责多条 lane 之间的 deskew。



在发送路径上，LTSSM 请求 LTSTX 子模块生成特定 PLP，发送电空闲，执行接收检测操作，并生成符合的 pattern。LTSTX 确认这些请求，并将接收器检测结果返回给 LTSSM。

LTSSM Block 还负责向更高层报告物理层状态。

RxLane Block

PHYMAC Layer 为每条 lane 实现相同的 RxLane Block。RxLane Block 对接收到的 PLP 进行解扰和解码，并向 LTSSM 报告接收到的 OS (Ordered Set) 的类型、参数以及连续 OS 的数量。根据协商的链路速度，解码流以 62.5 或 125 MHz 的速度传输到 Deskew 模块。

TxLane Block

PHYMAC Layer 为每条 lane 实现相同的 TxLane Block。TxLane Block 从 LTSTX Block 接收 PLP 报文并转发。主要实现以下功能：

- 收到 LTSSM 请求时，生成并发送 PLP 报文。
- 接收来自 Data Link Layer 层的 DLLP (Data Link Layer Packets) 并发送。

根据初始化通道的数量，可以在同一 UI 时间内发送多个 DLLP/TLP 报文。当接收到 LTSSM Block 请求时，会生成 TLP 报文并响应该请求，同时执行接收器检测过程，并将接收器检测结果报告给 LTSSM Block。

1.5.2 Data Link Layer

Data Link Layer 主要分为以下子模块：

- DLCMSM Block，用于初始化数据链路层和流量控制信用。
- 接收方向，包括 DLLP Decode Block, RxSeqNum and CRC Checking Block。
- 发送方向，包括 DLLP Encode Block, TxSeqNum and CRC Generation Block。

DLCMSM Block

DLCMSM Block 实现 Data Link Control 和 Management State Machine。在初始化虚拟通道 0 的流量控制信用后，此状态机将数据链路层初始化为 “dl_up” 状态。为此，DLLP Decode Block 通知 DLCMSM Block 已接收到初始化流控报文，DLCMSM Block 命令 DLLP Encode Block 传输初始化流控报文。

DLLP Decode Block

DLLP Decode Block 负责将从 Deskew Block 接收到的 DLLP 报文进行校验并解码，主要作用于以下 DLLP 报文：

- Initialization Flow Control DLLP
- Ack/Nak DLLP
- Update Flow Control DLLP
- Power Management DLLP

RXSEQNUM & CRC Checking Block

TLP 报文从 Deskew FIFO 中传送到该模块，RXSEQNUM and CRC Checking Block 主要用于：

- 检查 LCRC 和 sequence 序列号，以验证接收 Buffer 中的 TLP 报文有效
- 检查接收到的 TLP 报文的字段长度是否对应于 TLP 报文的有效长度
- 向配置模块报告检测到的错误
- 向 DLLP Encode Block 报告 sequence 序列号和接收到的 TLP 报文校验结果，以生成 Ack/Nak DLLP
- 将接收到的 TLP 报文写入接收缓冲区，不带 sequence 和 CRC 字段
- 如果 TLP 报文校验成功，该模块通知 Rx TLP Checking Block 在接收 Buffer 中有新的 TLP 报文可用。

DLLP Encode Block

DLLP Encode Block 主要作用于编码以下 DLLP 报文：

- Initialization Flow Control DLLP
- High Priority Ack/Nak DLLPs
- High Priority Update Flow Control DLLPs
- Power Management DLLPs
- Low Priority Update Flow Control DLLPs
- Low Priority Ack/Nak DLLPs

TXSEQNUM & CRC Generation Block

TXSEQNUM & CRC Generation Block 通过写入的最后一个 TLP 报文的地址指针通知 TLP 报文在 Retry Buffer 中可用，该模块主要用于：

- 从 Retry Buffer 中提取要传输的 TLP 报文



- 添加 sequence 序列号并生成 CRC
- 如果检测到奇偶校验错误，则将 TLP 报文置为空。为此，CRC 值被反转，并且物理层被通知该 TLP 报文必须无效
- 将与生成的 Sequence 序列号关联的 Retry Buffer 读取地址指针写入小的 buffer 中
- 当 DLLP Decode Block 报告 ack DLLP 时，从 Retry Buffer 丢弃 TLP 报文
- 当 DLLP Decode Block 报告 Nak DLLP 时，在 Retry Buffer 重播 TLP 报文

1.5.3 Transaction Layer

事务层模块在发送方向的主要功能有：TLP 报文仲裁，TLP 报文组包，流控信用检查。事务层模块在接收方向的主要功能有：缓存收到的 TLP 报文，把收到的 TLP 报文转发到用户侧接口。同时包含了 PCIe 控制器的配置空间，可接收和生成专用的 TLP 报文。

Rx TLP Checking Block

Rx TLP Checking Block 通知 RXSEQNUM and CRC Checking Block 有新的 TLP 报文缓存到 Receive Buffer，同时用于

- 提取 TLP 报文进行处理和重新调整
- 如果需要，将 TLP 报文路由到 Configuration Block（例如，配置请求或消息）
- 通知 Rx Flow Control Credit Block 当前 TLP 报文已被处理

Rx Flow Control Credit Block

Rx Flow Control Credit Block 计算与控制器 Receive Buffer 相关联的剩余流控信用。当 TLP 报文从 Receive Buffer 完全提取（即，转发到 Configuration Block、丢弃或传输到下一层）时，根据 TLP 报文的类型和长度更新流控信用。可用的流控信用被报告给 DLLP Encode Block，以生成更新的流控 DLLP 报文。

Tx TLP Arbitrating Block

Tx TLP Arbitrating Block 主要用于：

- 处理的 TLP 报文之间执行仲裁（例如，对于用户侧 TLPs 报文、配置 TLPs 报文、不支持的请求或消息）
- 根据 Tx Flow Control Credit Block 报告的信息，检查是否有足够的流量控制信用用于处理 TLP 报文
- 在将 TLP 报文写入 Transmit Buffer 之前，检查 Transmit Buffer 的可用性。



- 通知 Tx Flow Control Credit Block 当前 TLP 报文信用已经被消耗

Tx Flow Control Credit Block

Tx Flow Control Credit Block 基于 DLLP Decode Block 报告的 Update Flow Control DLLP 内容以及 Tx TLP Arbitrating Block 处理 TLP 报文时消耗的信用来计算当前 PCIe 控制器相关联的可用流量控制信用。

Configuration Block

Configuration Block 主要实现以下功能：

- 实现 PCIe 配置空间寄存器
- 与 Rx TLP Checking Block 协调检查格式不正确的 TLP 报文，并定义 TLP 报文是路由到配置空间还是用户应用程序
- 处理在控制器中检测到的所有错误，并根据其分类指定是否应将其记录在配置空间状态寄存器中
- 接收 TLP 报文（配置读/写、消息和不支持的请求），并相应地更新配置空间寄存器
- 生成 TLP 报文（MSI、Completion 和 INT/PM/Error/Hot-Plug Messages）

1.5.4 Memory 类型

Tx buffer 用于存储准备发送并且没有响应 ACK 的 TLP 包，处理事务层和数据链路层之间的跨时钟域。Rx buffer 用于存储从链路上接收到但没有被 PCIe 控制器事务层和用户侧处理的 TLP 包。Non-Posted buffer 用于临时存储 NP TLP 包，可以使得 Posted/Completion TLP 有更高的优先级被用户接收和处理。下表描述了 PCIe 控制器中各种 Memory 的类型以及大小。

PCIe 控制器内部包括三个 Memory Buffer：

表 1-1 PCIe 控制器 Memory Buffer 类型

Memory Type	Bit Width	Depth	Number	RAM Type
Receiver Buffer	264	1024	1	Dual-port RAM dual-clock
Transmit Buffer	264	512	1	Dual-port RAM dual-clock
Non-Posted Buffer	301	256	1	Single-port RAM single -clock

1.6 寄存器配置空间 (Configuration Space)

1.6.1 配置空间

PH1P 系列 FPGA 的 PCIe 控制器中，PF 和 VF 寄存器配置空间的地址范围如下表：

表 1-2 PCIe 控制器寄存器配置空间

PCIe Address	Slave Space Define
0x4000–0x4FFF	PF0_ARRAY
0x5000–0x5FFF	PF1_ARRAY
0x8000–0x9FFF	VF_ARRAY

PH1P 系列 FPGA PCIe 控制器最多支持 2 个 PF，每个 PF 拥有独立的寄存器映射空间，PF 寄存器地址从 0x4000 至 0x5FFF。每个 PF 的寄存器均相同。用户可以通过 APB4 总线接口访问和修改 PF 的寄存器。

PH1P 系列 FPGA PCIe 控制器最多支持 4 个 VF，VF_ARRAY 是一个寄存器模块，用户通过 APB4 总线接口可以读取 VF 的部分配置寄存器内容。具体见 1.6.3 小节。

注意：其他地址为保留区域，所有写都将无效，且读回值不可预估。

1.6.2 PF_ARRAY 配置空间

PCI Express Base Specification 中，配置空间地址范围为 0x000–0xFFFF。其中，0x000–0xFF 为 PCI 配置空间，0x100–0xFFFF 为 PCI Express 扩展能力寄存器地址空间。




图 1-6 PCI Express 扩展配置空间地址分配

PCI Config Space Header (Type 0 and 1)

下表为 PCI 基础配置寄存器列表。



表 1-3 PCI 配置寄存器

Byte Offset	Register (Type 0:Endpoint)				Register (Type 1:Root/DS Port)				
00h	Device ID		Vendor ID			Same as Endpoint			
04h	Status		Command						
08h	Device Status								
0Ch	BIST	Header	Lat Tim	CacheL					
10h	BAR0								
14h	BAR1								
18h	BAR2				SecLTim	SubBus#	SecBus#	PrimBus#	
1Ch	BAR3				Secondary Status		I/O Lim	I/O Base	
20h	BAR4				Memory Limit		Memory Base		
24h	BAR5				PrefetchMemLimit		PrefetchMemBase		
28h	Cardbus CIS Pointer				Prefetchable Base Upper 32 bits				
2Ch	Subsystem ID		Subsystem Vendor ID			Prefetchable Limit Upper 32 bits			
30h	Expansion ROM BAR				I/O Limit Upper 16		I/O Base Upper 16		
34h	Reserved		CapPtr			Reserved		CapPtr	
38h	Reserved				Expansion ROM BAR				
3Ch	Max_Lat	Min_Gnt	IntrPin	IntrLine	Bridge Control		IntrPin	IntrLine	



PCI Express Capability Space

下表为 PCIe 能力寄存器列表。

表 1-4 PCIe 扩展能力寄存器列表

Byte Offset	31:24	23:16	15:8	7:0
080h	Capabilities Register		Next Cap PTR	Capability ID
084h	Device Capabilities			
088h	Device Status		Device Control	
08Ch	Link Capabilities			
090h	Link Status		Link Control	
094h	Slot Capabilities			
098h	Slot Status		Slot Control	
09Ch	Root Capabilities		Root Control	
0A0h	Root Status			
0A4h	Device Capabilities 2			
0A8h	Device Status 2		Device Control 2	
0ACh	Link Capabilities 2			
0B0h	Link Status 2		Link Control 2	
0B4h	Slot Capabilities 2			
0B8h	Slot Status 2		Slot Control 2	



PCI Express VPD Capability Space

下表为 PCIe VPD 能力寄存器列表。

表 1-5 VPD 能力寄存器列表

Byte Offset	31:24	23:16	15:8	7:0
0C0h	VPD Address Register		Next Pointer	Capability ID
0C4h	VPD Data			

PCI Express MSI-X Capability Space

下表为 PCIe MSI-X 能力寄存器列表。

表 1-6 MSI-X 能力寄存器列表

Byte Offset	31:24	23:16	15:8	7:3	2:0
0D0h	Message Control		Next Pointer	Capability ID	
0D4h	Table Offset				Table BIR
0D8h	PBA Offset				PBA BIR

PCI Express MSI Capability Space

下表为 PCIe MSI 能力寄存器列表。

表 1-7 MSI 能力寄存器列表

Byte Offset	31:24	23:16	15:8	7:0
0E0h	Message Control		Next Pointer	Capability ID
0E4h	Message Address			
0E8h	Message Upper Address			
0ECh	-		Message Data	
0F0h	Mask bits			
0F4h	Pending bits			



PCI Express Power Management Capability Space

下表为 PCIe Power Management 能力寄存器列表。

表 1-8 Power Management 能力寄存器列表

Byte Offset	31:24	23:16	15:8	7:0
0F8h	Power Management Capabilities		Next Pointer	Capability ID
0FCh	Data	PMCSR_BSE Bridge Support Extensions	Power Management Control & Status Register	

PCIe Extended Configuration

PCIe 地址范围从 0x100 到 0x4FF，为 PCIe 定义的扩展寄存器。用户可以在 0x800 到 0xFFF 之间的地址，定义用户自定义寄存器，具体查看 External Register Interface 章节。

下表为 PCIe Extended 能力寄存器列表。

表 1-9 PCIe Extended 能力寄存器列表

Byte Offset	Cap Name	31:24	23:16	15:8	7:0
100h	Vendor Specific Extended Capability Structure	Vendor-Specific Extended Capability Header			
104h		Vendor-Specific Header			
108h	Latency	LTR Extended Capability Header			
10Ch	Tolerance Reporting Capability (PF0 only) (optional)	Max Snoop Latency Register		Max No-Snoop Latency Register	
110h	L1 Substates Capability (PF0 only) (optional)	L1 PM Substates Extended Capability Header			
114h		L1 PM Substates Capability Register			
118h		L1 PM Substates Control 1 Register			
11Ch		L1 PM Substates Control 2 Register			
120h	Address	ATS Extended Capability Header			
124h	Translation	ATS Control Register		ATS Capability Register	



Byte Offset	Cap Name	31:24	23:16	15:8	7:0	
	Service Extended Capability (optional)					
128h	Alternate Routing ID Interpretation Capability (upstream only)	ARI Extended Capability Header				
12Ch		ARI Control Register		ARI Capability Register		
130h	Page Request Extended Capability (optional)	Page Request Extended Capability Header				
134h		Page Request Status Register		Page Request Control Register		
130h		Outstanding Page Request Capacity				
130h		Outstanding Page Request Allocation				
140h	Single Root I/O Virtualization Extended Capability (optional)	SR-IOV Extended Capability Header				
144h		SR-IOV Capabilities				
148h		SR-IOV Status		SR-IOV Control		
14Ch		Total VFs		Initial VFs		
150h		RsvdP	Function Dependency Link	Number VFs		
154h		VF Stride		First VF Offset		
158h		VF Device ID		RsvdP		
15Ch		Supported Page Sizes				
160h		Return Page Size				
164h		VF BAR0				
168h		VF BAR1				
16Ch		VF BAR2				
170h		VF BAR3				
174h		VF BAR4				
178h		VF BAR5				
17Ch		VF Migration State Array Offset				
180h		Multicast Capability (optional)	Multicast Extended Capability Header			
184h			Multicast Control Register		Multicast Capability Register	



Byte Offset	Cap Name	31:24	23:16	15:8	7:0
188h		MC Base Address Register			
190h		MC Receive Register			
198h		MC Block All Register			
1A0h		MC Block Untranslated Register (reserved if ATS is not implemented)			
1A8h		MC Overlay BAR (Rootport only)			
1B0h	TPH Requester	TPH Requester Extended Capability Header			
1B4h	Capability (optional)	TPH Requester Capability Register			
1B8h		TPH Requester Control Register			
1C0h	ACS Extended	ACS Extended Capability Header			
1C4h	Capability (optional)	ACS Control Register		ACS Capability Register	
1C8h		Egress Control Vector [31:0]			
1CCh		Egress Control Vector [63:32]			
1D0h	Precision Time	PTM Extended Capability Header			
1D4h	Measurement	PTM Capability Register			
1D8h	Capability (PF0 only) (optional)	PTM Control Register			
1E0h	Data Link	Data Link Feature Extended Capability Header			
1E4h	Feature	Data Link Feature Capability Register			
1E8h	Extended Capability (optional)	Data Link Feature Status Register			
1F0h	PASID Extended	PASID Extended Capability Header			
1F4h	Capability (optional)	PASID Control Register		PASID Capability Register	
200h	Advanced Error	AER Extended Capability Header			
204h	Reporting	Uncorrectable Error Status Register			
208h	Capability (optional)	Uncorrectable Error Mask Register			
20Ch		Uncorrectable Error Severity Register			
210h		Correctable Error Status Register			
214h		Correctable Error Mask Register			
218h		Advanced Error Capabilities and Control Register			
21Ch		Header Log Register			
22Ch		Root Error Command			
230h		Root Error Status			



Byte Offset	Cap Name	31:24	23:16	15:8	7:0
234h		Error Source Identification Register		Correctable Error Source Identification Register	
238h		TLP Prefix Log Register			
...					
244h					
250h	DPC Extended Capability (optional)	DPC Extended Capability Header			
254h		DPC Control Register		DPC Capability Register	
258h		DPC Error Source ID Register		DPC Status Register	
25Ch		RP PIO Status Register			
260h		RP PIO Mask ID Register			
264h		RP PIO Severity Register			
268h		RP PIO SysError Register			
26Ch		RP PIO Exception Register			
270h		RP PIO Header Log Register			
274h					
278h					
27Ch					
280h		RP PIO ImpSpec Log Register (optional)			
284h		RP PIO TLP Prefix Log Register (optional) (variable size)			
288h					
28Ch					
290h					
2A0h	Device 3 Extended Capability (optional)	Device 3 Extended Capability Header			
2A4h		Device 3 Capabilities Register			
2A8h		Device 3 Control Register			
2ACh		Device 3 Status Register			
300h	Secondary PCI Express Extended Capability (PF0 only if the device supports 8 GT/s)	Secondary PCI Express Extended Capability Header			
304h		Link Control 3 Register			
308h		Lane Error Status Register			
30Ch		Link Equalization Control Register			
... 328h					



Byte Offset	Cap Name	31:24	23:16	15:8	7:0
	speed)				
340h	Physical Layer	Physical Layer 16GT/s Extended Capability Header			
344h	16GT/s	16GT/s Capability Register			
348h	Extended	16GT/s Control Register			
34Ch	Capability	16GT/s Status Register			
350h	(PF0 only if	16GT/s Local Data Parity Mismatch Status Register			
354h	the device	16GT/s First Retimer Data Parity Mismatch Status Register			
358h	supports 16	16GT/s Second Retimer Data Parity Mismatch Status Register			
35Ch	GT/s speed)	reserved			
360		16GT/s Lane Equalization Control Register			
...					
36Ch					
378h	Lane Margining	Margining Extended Capability Header			
37Ch	at the	Margining Port Status/ Capabilities Register			
380h	Receiver	Margining Lane Status/Control Register			
...	Extended				
3BCh	Capability (PF0 only if the device supports 16 GT/s speed)				
404h	Resizable BAR	Resizable BAR Extended Capability Header			
408h	Extended	Resizable BAR Capability Register (0)			
40Ch	Capability	Reserved		Resizable BAR Control Register (0)	
	Structure (optional)				
(n*8+4)		Resizable BAR Capability Register (n)			
(n*8+8)		Reserved		Resizable BAR Control Register (n)	
440h	Device Serial	Serial Number Extended Capability Header			
444h	Number	Serial Number Register (Lower DW)			
448h	Extended Capability	Serial Number Register (Upper DW)			
450h	Data Object	DOE Extended Capability Header			



Byte Offset	Cap Name	31:24	23:16	15:8	7:0
454h	Exchange	DOE Capabilities Register			
458h	Extended	DOE Control Register			
45Ch	Capability	DOE Status Register			
460h		DOE Write Data Mailbox Register			
464h		DOE Read Data Mailbox Register			
480h		Virtual Channel Extended Capability Header			
484h	Channel	Port VC Capability Register 1			
488h	Extended	VC Arb Table Offset	Port VC Capability Register 2		
48Ch	(PF0 only)	Port VC Status Register		Port VC Control Register	
490h	(optional)	Port Arb Table Offset	VC Resource Capability Register (0)		
494h		VC Resource Control Register (0)			
498h		VC Resource Status Register (0)		Reserved	
4C4h	VF Resizable	VF Resizable BAR Extended Capability Header			
4C8h	Bar Extended	VF Resizable BAR Capability Register (0)			
4CCh	Capability	Reserved		VF Resizable BAR Control Register (0)	
	(optional)				
(n*8+4)		VF Resizable BAR Capability Register (n)			
(n*8+8)		Reserved		VF Resizable BAR Control Register (n)	



1.6.3 VF_ARRAY 配置空间

PH1P 系列 FPGA PCIe 至多支持 4 个 VF，每个 VF 在 VF_ARRAY 中存在 4 个 32bits 的寄存器，共计 512bits。读写未被使能的 VF 寄存器空间，写操作无效，读返回数据无法预估。

表 1-10 VF_ARRAY 配置空间

VF Register Num	Offset	RW	Descriptions
VF0_Reg0	0x0	RO	bit[0]: Master Enable bit[1]: FLR request bit[2]: MSI Enable bits[5:3]: Number of MSI messages enabled bit[6]: MSI-X Enable bit[7]: MSI-X function mask the others: reserved
VF0_Reg1	0x4	RO	MSI mask bits
VF0_Reg2	0x8	RW	bit[0]: Completion pending bit[6]: Trigger FLR from application (must be asserted for one clock cycle) bit[7]: FLR acknowledge (must be asserted for one clock cycle) the others: reserved
VF0_Reg3	0xC	RW	MSI pending bits for VF
.....		...	
VFn_Reg0	n*0x10	RO	Same as VF0
VFn_Reg1	n*0x10+0x4	RO	Same as VF0
VFn_Reg2	n*0x10+0x8	RW	Same as VF0
VFn_Reg3	n*0x10+0xC	RW	Same as VF0

2 PH1P 系列 FPGA PCIe 控制器接口

PH1P 系列 FPGA PCIe 控制器主要功能模块和接口如下图所示。




图 2-1 PH1P 系列 FPGA PCIe 控制器功能模块和接口示意图



2.1 时钟和复位接口

PH1P 系列 FPGA PCIe 控制器存在较多的时钟和复位信号。在上电初始阶段，复位信号正确的时序影响 PCIe 是否能正常工作。

2.1.1 端口描述

时钟和复位相关信号列表如下。

表 2-1 时钟和复位信号列表

Port	Width	I/O	Description
tl_clk_user	1	I	用户输入时钟，PCIe 控制器 transaction layer 时钟。
tl_clk_user_ce_n	1	I	低有效，GPIO LOCK 信号，表示 tl_clk_user 已经稳定。
pl_pclk_user	1	O	PCIe 控制器内部 PL 层时钟，用于调试 PIPE 层信号。时钟频率根据协商的速度而变化。
tl_clk_gate	1	O	高有效，置 1 表示 PCIe 控制器处于 L1 状态，并且 RX 和 TX 缓冲器均为空。置 0 表示 PCIe 控制器离开 L1 状态，或者用户开始传输 TLP 报文或请求电源管理事件。tl_clk_gate 为 1 时信号表示可以断开 tl_clk_user 以节省功耗。用户不能在传输 TLP 报文过程中断开 tl_clk_user，但是可以在任意时刻重新提供时钟，即使 tl_clk_gate 为高。
tl_clk_user_freq	9	I	tl_clk_user 时钟输入频率，单位 Mhz。上电之后需要提供准确频率且保持不变。
tl_power_on_rst	1	I	Cold Reset，高有效。用户板级 Power On Reset 复位，即上电复位。通常是由电路板上特定的电路提供。
tl_por	1	I	高有效复位，清除所有 PCIe 寄存器。当设备上电时，必须对该信号拉高。
tl_rdy	1	O	高有效，置 1 表示 PCIe 控制器内部复位完成，可以释放 tl_rst
tl_rdy_conf	1	O	高有效，置 1 表示 PCIe 控制器内部复位完成，可以释放 tl_crst
tl_rst	1	I	高有效，复位所有除 PCIe 寄存器以外的 transaction layer 逻辑。用户必须等待 tl_rdy 为 1 时才能释放复位。



Port	Width	I/O	Description
tl_crst	1	I	高有效，复位所有的 PCIe 配置空间寄存器。用户必须等待 tl_rdy_conf 为 1 时才能释放复位。
tl_k_rst	1	I	高有效，复位 PCIe 控制器中 K_ARRAY 寄存器。
tl_flr_req	2	O	高有效，bit N 置 1 时表示 PF N 请求 FLR 复位。用户需要在准备好复位之后，在对应 PF 的 tl_report_state_pf*_misc_control 接口中拉高 FLR acknowledge 位。



2.2 数据发送接口

PH1P 系列 FPGA PCIe 控制器发送方向数据总线位宽固定为 256bits，使得用户侧可以使用较低 `tl_clk_user` 频率发送数据。即使在 GEN2X4 的模式下，`tl_clk_user` 时钟频率保持在 80Mhz，即可达到 PCIe 规定的速率。当用户侧速率过高或者 PCIe 控制器内部 Buffer 填满时，PCIe 控制器会使用 `wait` 信号反压用户侧数据。PCIe 控制器的发送接口不对用户的输入数据进行缓存，仅通过 `tl_tx_wait` 信号进行反压控制。数据发送接口支持用户发送 request TLP 报文 (Memory read/write, I/O read/write, message, Atomic Operations) 和 CPL/CPLD TLP 报文。

2.2.1 端口描述

表 2-2 发送接口信号列表

Port	Width	I/O	Description
<code>tl_tx_sop</code>	1	I	高有效，置 1 时表示当前 TLP 报文中第一拍在 <code>tl_tx_data</code> 有效，用户不能通过判断 <code>tl_tx_wait</code> 信号为低时才发起数据传输。
<code>tl_tx_eop</code>	1	I	高有效，置 1 时表示当前 TLP 报文的最后一拍在 <code>tl_tx_data</code> 有效。
<code>tl_tx_data</code>	256	I	发送 TLP 报文数据，包含 TLP End-End prefixes, TLP header 和 TLP payload, 可选的 ECRC。TLP End-End prefixes 总是出现在 TLP 报文的第一拍。
<code>tl_tx_valid</code>	8	I	高有效，bit N 表示 <code>tl_tx_data</code> 中 DW N 有效。 - 用户不发送数据时，该信号必须为 0 - 除了在最后一拍用以指示最后一个 DW 的位置，其他时刻都必须为全 1
<code>tl_tx_err</code>	8	I	用于 LCRC/ECRC 控制： <code>bit[0]</code>: 放弃/无效当前 TLP 报文，使当前 TLP 报文无效。可以在数据最后一拍拉高，与 <code>tl_tx_eop</code> 一致 <code>bit[1]</code>: 生成 LCRC 错误。在数据最后一拍拉高，与 <code>tl_tx_eop</code> 一致 <code>bit[2]</code>: 反转 PCIe 控制器生成的 ECRC <code>bits[4:3]</code>: ECRC 生成控制，必须在 TLP 报文第一拍有效，具体见 ECRC 生成章节



Port	Width	I/O	Description
			bits[7:5]: 保留
tl_tx_stream	1	I	高有效, 置 1 表示当前 TLP 报文不需要 PCIe 控制器流控, 使能 PCIe 控制器不会拉低 tl_tx_wait 信号, 用于减少发送的 latency 满足以下条件时, 发送端 Streaming 模式会自动关闭: - PCIe 控制器内部没有足够的 Buffer - 发送接口吞吐率大于当前 PCIe Link 的吞吐率
tl_tx_wait	1	O	高有效, 置 1 表示当前 PCIe 控制器没有准备好接收数据, 当 TLP 报文传输时, 该信号可以在任意时刻置 1, 此时数据传输被阻塞。在 tl_tx_wait 为 1 时, 发送接口所有输入信号都需要保持不变 PCIe 控制器可以在以下几种情况拉高 tl_tx_wait - 数据链路层 link up 丢失 - ltssm 准备进入 L0s/L1 状态 - ltssm 在 D1/D2/D3 low-power mode - 发送 Buffer 已满 - 没有足够的 credits 发送当前 TLP 报文 - PCIe 控制器忙于内部数据传输
tl_tx_credits	96	O	通知用户当前可用的 credits。 - tl_tx_credits[31:0]: Posted credits. - bits[14:0]: 可用的 data credits (0 表示 infinite) - bit[15]: data credits are infinite - bits[26:16]: 可用的 header credits (0 表示 infinite) - bit[27]: header credits are infinite - bits[30:28]: 保留 - bit[31]: 置 1 表示有足够的 credits 传输最大 payload 的 TLP 报文。Posted & Completion 基于 MPS, Non-Posted 固定 1 个 data credit。



Port	Width	I/O	Description
			▪ tl_tx_credits[63:32]: Non-Posted credits. same as for Posted credits ▪ tl_tx_credits[95:64]: Completion credits. same as for Posted credits 在 TLP 报文的 Header 被接收的两个 tl_clk_user 周期之后，tl_tx_credits 会被 PCIe 控制器更新。如果当前 TLP 报文是无效报文，tl_tx_credits 会在当前报文 eop 之后的两个 tl_clk_user 周期恢复。

2.2.2 发送 TLP 报文格式

发送接口中 tl_tx_data 负责发送可选的 TLP Prefix，TLP Header，可选的 TLP Data，以及可选的 TLP Digest，TLP 报文格式如下图所示。在一个 Dword 中，低字节位于下图中的左侧，高字节位于右侧。

	Byte0	Byte1	Byte2	Byte3
Byte0	TLP Prefix Byte 0			
Byte H-4				TLP Prefix Byte H-1
Byte H	Header Byte 0			
Byte J	Data Byte 0			
Byte K-4				Data Byte N-1
Byte K				

图 2-2 典型的 TLP 报文格式

数据发送接口 tl_tx_data 始终从高字节开始发送 TLP 报文，即 TLP Header (或可选的 TLP Prefix) 的 Byte0 与 tl_tx_data[255:248] 对应，TLP 报文中的 Payload，按照 Dword 为单位，先发送 bits[7:0]，最后是 bits[31:24]。用户需要使用 TLP Header 中的 first be[3:0] 指示在第一个 Dword 的有效字节数，以及使用 last be[3:0] 指示最后一个 Dword 的有效字节数。



发送 Request

下表为 PCI-SIG 规定的 4DW TLP Memory 写请求 Header 格式和 t_l_tx_data 接口信号的对应关系，t_l_tx_data[255:128]为 TLP Header，当前拍 t_l_tx_data[127:0]，以及后续拍 t_l_tx_data[255:0]均表示有效数据和可选的 TLP Digest。如果为 4DW TLP Memory 读请求，在发送完 TLP Header 之后，不再发送 Payload。

表 2-3 4DW Request Header 格式和 t_l_tx_data 接口信号对应表

	+0								+1								+2								+3												
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0					
t _l _tx_data[255:224]:	Fmt			Type					T	TC			T	A	L	T	T	E	A	tr	AT	Length															
								9						8	t	N	H	D	p																		
t _l _tx_data[223:192]:	Requester ID																TAG								Last DW BE				First DW BE								
t _l _tx_data[191:160]:	Address[63:32]																																				
t _l _tx_data[159:128]:	Address[31:2]																														PH						
t _l _tx_data[127:96]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3												

下表为 PCI-SIG 规定 3DW TLP Memory 写请求 Header 格式和 t_l_tx_data 接口信号的对应关系，t_l_tx_data[255:160]为 TLP Header，当前拍 t_l_tx_data[159:0]，以及后续拍 t_l_tx_data[255:0]均表示有效数据和可选的 TLP Digest。如果为 3DW TLP Memory 读请求，在发送完 TLP Header 之后，不再发送 Payload。I/O 读写请求格式与 3DW Memory 读写请求类似，但仅支持单个 Dword 读写。

表 2-4 3DW Request Header 格式和 t_l_tx_data 接口信号对应表

tl_tx_data[255:224]:	+0								+1								+2								+3											
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0				
	Fmt			Type					T	TC			T	A	L	T	T	E	At	AT	Length															
									9				8	t	N	H	D	P	tr																	
tl_tx_data[223:192]:	Requester ID																TAG								Last DW BE				First DW BE							
tl_tx_data[191:160]:	Address[31:2]																														PH					
tl_tx_data[159:128]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3											



下表为 PCI-SIG 规定 TLP 报文配置请求 Header 格式和 tl_tx_data 接口信号的对应关系，tl_tx_data[255:160]为 TLP Header，当前拍 tl_tx_data[159:128]表示有效数据。如果为 3DW TLP 报文配置读请求，在发送完 TLP Header 之后，不再发送 Payload。

表 2-5 Configuration Request Header 格式和 tl_tx_data 接口信号对应表

tl_tx_data[255:224]:	+0								+1								+2								+3							
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
	Fmt		Type						T	TC		T	A	L	T	T	E	At	AT	Length												
									9			8	t	N	H	D	P	tr														
tl_tx_data[223:192]:	Requester ID																TAG						Last DW BE				First DW BE					
tl_tx_data[191:160]:	Bus Number								Device Num				Function Num				R				Ext Reg Num				Register Number				R			
tl_tx_data[159:128]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3							

发送 CPL

下表为 PCI-SIG 规定 TLP Completion Header 格式和 tl_tx_data 接口信号的对应关系，tl_tx_data[255:160]为 TLP Header，当前拍 tl_tx_data[159:0]，以及后续拍 tl_tx_data[255:0]均表示有效数据和可选的 TLP Digest。如果为 CPL TLP 报文，在发送完 TLP Header 之后，不再发送 Payload。

表 2-6 Completion Header 格式和 tl_tx_data 接口信号对应表

tl_tx_data[255:224]:	+0								+1								+2								+3							
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
	Fmt		Type						T	TC		T	A	L	T	T	E	At	AT	Length												
									9			8	t	N	H	D	P	tr														
tl_tx_data[223:192]:	Completer ID																Cpl. Status		B C M	Byte Count												
tl_tx_data[191:160]:	Requester ID																Tag						R		Lower Address							
tl_tx_data[159:128]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3							

2.2.3 时序图

下图显示一个示例，该示例在数据传输过程中，PCIe 控制器中有足够的 buffer 和 credits，数据传输过程中没有拉高 wait 信号。tl_tx_valid 信号不为 0 且 tl_tx_wait 为低，表示一次有效的数据传输。在最后一拍，tl_tx_valid 可以不为 8'hFF 用以表示最后一个有效 Dword 的位置，其他有效传输数据的周期，tl_tx_valid 应该为 8'hFF。数据传输长度不能超过协商的 MPS。




图 2-3 发送过程 wait 信号没有反压

下图显示一个示例，该示例在数据传输过程中，PCIe 控制器中没有足够的 buffer 或 credits，会拉高 wait 信号，此时发送接口上所有输入信号都应该保持不变。tl_tx_wait 信号在传输开始时为高，检测到 tl_tx_sop 信号拉高后，拉低 tl_tx_wait 表示准备好 TLP 报文传输。用户层不能通过等待 tl_tx_wait 为低，然后发起一次 TLP 报文传输，tl_tx_wait 信号在传输空闲时，状态不定。数据传输长度不能超过协商的 MPS。




图 2-4 发送过程 wait 信号反压

下图显示一个示例，该示例在数据传输过程中，用户侧没有准备好下一拍的数据，tl_tx_valid 信号为全 0，tl_tx_data 数据无效。数据传输长度不能超过协商的 MPS。




图 2-5 发送过程 valid 信号置 0

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 3DW Header，没有有效数据。且等待 wait 为置 0 后，结束数据发送。




图 2-6 发送 3DW Header Without Payload

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 3DW Header，1 个 DW 或以内有效数据。最后一个 DW 以内的有效字节数据，需要在 header 中提供准确的 first byte enable 或 byte count 信息。




图 2-7 发送 3DW Header With 1DW Payload

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 3DW Header，6 个 DW 有效数据。最后一个 DW 以内的有效字节数据，需要在 header 中提供准确的 first byte enable 或 byte count 信息。




图 2-8 发送 3DW Header With 6DW Payload

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 4DW Header，32 个 DW 有效数据。最后一个 DW 以内的有效字节数据，需要在 header 中提供准确的 first byte enable 或 byte count 信息。发送有效数据的大小不能超过协商的 Max_Payload_Size。




图 2-9 发送 4DW Header With 32DW Payload

下图显示一个示例，发送方向不间断发送两次 3DW 读请求，发送过程中 tl_tx_sop 和 tl_tx_eop 信号没有拉低。第一次读请求读取长度为 0x40, request id 为 0x0100, tag 为 0x17, 读取地址为 0x0003_e554。第二次读请求读取长度为 0x40, request id 为 0x0100, tag 为 0x18, 读取地址为 0009_00dc。




图 2-10 连续发送两次读请求

2.2.4 ECRC 生成

PCIe 控制器发送接口支持可选的 ECRC 生成。tl_tx_err[4:3]提供了几种模式。


- tl_tx_err[4:3]=00 :

在这种模式下，用户发送接口 TLP 报文不会被修改，正常发送到数据链路层。

- tl_tx_err[4:3]=01 :

在这种模式下，如果用户发送接口 TLP 报文中 Header 的 TD 字段为 0，TLP 报文不会被修改，正常发送到数据链路层。

如果用户发送接口 TLP 报文中 Header 的 TD 字段为 1，TLP 报文会被 PCIe 控制器自动附加 ECRC，然后在发送到数据链路层。下图中黄色部分 ECRC 为 PCIe 控制器添加。

图 2-11 ECRC 模式 $tl_tx_err0[4:3]=01$ 且 $TD=1$

- $tl_tx_err[4:3]=10$:

在这种模式下, 如果用户发送接口 TLP 报文中 Header 的 TD 字段为 $1'b0$, PCIe 控制器会强制将 TD 设置为 1, 且 TLP 报文会被 PCIe 控制器自动附加 ECRC, 然后在发送到数据链路层。下图中黄色部分 ECRC 为 PCIe 控制器添加。




图 2-12 ECRC 模式 `tl_tx_err0[4:3]=10` 且 `TD=0`

如果用户发送接口 TLP 报文中 Header 的 TD 字段为 1'b1, PCIe 控制器不会修改 TLP 报文, ECRC 需要用户自己添加, 同时 `tl_tx_valid` 需要表明存在用户提供 ECRC。




图 2-13 ECRC 模式 tl_tx_err0[4:3]=10 且 TD=1

在使用 PCIe 控制器自动生成 ECRC 时，需要注意：

- ECRC generation 需要被使能；
- 当 ECRC generation 被使能时，用户必须要使用 PCIe 控制器自动附加 ECRC 功能，否则需要用户附加 ECRC。



2.3 数据接收接口

PH1P 系列 FPGA PCIe 控制器接收方向数据总线位宽固定为 256bits。使得在用户侧可以使用较低 `tl_clk_user` 频率接收数据。即使在 GEN2X4 的模式下，`tl_clk_user` 时钟频率保持在 80Mhz，即可达到 PCIe 规定的速率。当用户侧缓存不足时，可以使用 `wait` 信号反压 PCIe 控制器数据。

PCIe 控制器部内除了接收方向的缓存 Buffer 以外，还包括 Non-Posted buffer，用于暂时缓存 Non-Posted TLP 报文，用户可以使用 `tl_rx_masknp` 反压接收方向的 Non-Posted TLP 传输。PCIe 控制器会自动更新各种 `credit`。

用户数据接收接口支持用户接收 request TLP 报文 (Memory read/write, I/O read/write, message, Atomic Operations) 和 complete (CPL/CPLD) TLP 报文。

2.3.1 端口描述

表 2-7 接收接口信号列表

Port	Width	I/O	Description						
tl_rx_sop	1	0	高有效，置 1 时表示当前 TLP 报文中第一拍在 tl_rx_data 有效。						
tl_rx_eop	1	0	高有效，置 1 时表示当前 TLP 报文的最后一拍在 tl_rx_data 有效。						
tl_rx_data	256	0	接收 TLP 报文数据，包含 TLP End-End prefixes, TLP header 和 TLP payload, 可选的 ECRC。PCIe 控制器可选择是否校验 ECRC，但是不会从 TLP 报文中剥离 ECRC。TLP End-End prefixes 总是出现在 TLP 报文的第一拍。						
tl_rx_valid	8	0	高有效，bit N 表示 tl_rx_data 中 DW N 有效。 - 全 0 表示当前 PCIe 控制器没有准备好传输一下拍数据 - 除了在最后一拍用以指示最后一个 DW 的位置，其他时刻都必须为全 1						
tl_rx_bardec	48	0	高有效，用于表示当前接收到的单播 TLP 报文的解码信息。解码信息取决于当前 TLP 报文的类型。在接收当前 TLP 报文的整个过程中，该信号始终有效。 如果当前 TLP 报文路由方式为地址路由 (MemWr/MemRd/IO)：						
			<table><tr><th>Bit</th><th>Function Type0</th><th>Function Type1</th></tr><tr><td>0</td><td colspan="2">BAR 0</td></tr></table>	Bit	Function Type0	Function Type1	0	BAR 0	
Bit	Function Type0	Function Type1							
0	BAR 0								



Port	Width	I/O	Description		
			1	BAR 1 (BAR0 64bit 时保留)	
			2	BAR 2保留	
			3	BAR 3 (BAR2 64bit 时保留)保留	
			4	BAR 4保留	
			5	BAR 5 (BAR4 64bit 时保留)I/O window	
			6	Expansion ROMMemory window	
			7	RCRB MEMBAR0Prefetchable Memory window	
			15:8	PF#, 指示当前 TLP 报文所在的 PF 编号, 如果 TLP 报文目标是 VF, 该区域表示 VF 关联的 PF。	
			31:16	VFs FID (VFs 被使能时)保留	
			47:32	VF#, 为 0 表示 PF 为当前 TLP 报文目标, 如果没有 VF 被实现则保留。	
如果当前 TLP 报文路由方式为 ID 路由 (Msg/Cpl/Cfg):					
			Bit	Function Type0	Function Type1
			0	保留	
			1	保留	
			2	保留	Bus# = Primary Bus#
			3	保留	Bus# = Secondary Bus#
			4	保留	Upstream Port: Secondary Bus# <= Bus# <= Subordinate Bus# Downstream Port: Bus# <Secondary Bus# or Bus# > Sub. Bus#



Port	Width	I/O	Description	
			5	保留
			6	保留
			7	保留
			15:8	PF#, 指示当前 TLP 报文所在的 PF 编号, 如果 TLP 报文目标是 VF, 该区域表示 VF 关联的 PF。
			31:16	VF's FID (VFs 被使能时)保留
			47:32	VF#, 为 0 表示 PF 为当前 TLP 报文目标, 如果没有 VF 被实现则保留。
PCIe 协议规定某些 message TLP 报文既不是地址路由, 也不是 ID 路由, PCIe 控制器不会处理这些 TLP 报文, 该字段此时无效。				
tl_rx_mchit	10	0	高有效, 广播报文击中。指示哪些物理功能是广播 TLP 报文的接收者, 以及广播组是什么。在接收当前 TLP 报文的整个过程中, 该信号始终有效。 ▪ bits[5:0]: Multicast Group ▪ bit[6]: Multicast TLP is blocked by PF #0 (Rootport only) ▪ bit[7]: Multicast 击中 ▪ bits[9:8]: bit8 表示 PF0 是目标, 依次类推。多个 PF 可以同时被视为目标。Bit7 拉高时这些 bits 有效。	
tl_rx_err	8	0	高有效, 用于 LCRC/ECRC 控制: ▪ bit[0]: ECRC 错误, 出现在 TLP 报文的最后一拍。置 1 表示当前 TLP 报文的 ECRC 与 PCIe 控制器计算的不匹配, 并且: ■ 当前 TLP 报文的目标 function 使能 ECRC checking ■ 当前广播 TLP 报文中的任何一个目标 function 使能 ECRC checking ■ 当前 TLP 报文为 message, 且任意一个 function 使能 ECRC checking ▪ bit[1]: 非法 TLP 报文。当前 TLP 报文的 payload size 与	



Port	Width	I/O	Description
			header 中不匹配。用户必须丢弃当前 TLP 报文。 - bit[2]: 接收 Buffer Uncorrectable Read Error。 - bits[3:6]: 保留 - bit[7]: 当前 TLP 报文数据 payload 大小与 header 中字段不匹配
tl_rx_masknp	1	I	高有效, 屏蔽 Non-Posted TLPs 报文。指示用户侧当前不再期望接收 Non-Posted 报文。在没有传输 TLP 报文时, PCIe 控制器会检测该信号。多数 Non-Posted 报文仅一拍有效, 因此用户可能需要限制传输, 以便有时间检测 TLP 报文类型, 并检查是否需要拉高 tl_rx_masknp。
tl_rx_wait	1	I	高有效, 表示用户没有准备好接收下一拍数据。该信号可以在 TLP 报文传输过程中的任意时刻拉高, 且接收接口所有输出信号都会保持不变。

2.3.2 接收 TLP 报文格式

接收接口中 tl_rx_data 接收对端送过来的正确的且路由到用户侧的 TLP 报文。PCIe 控制器不会修改接收到的 TLP 报文, 经过 Receive Buffer 缓存之后转发到用户侧, tl_rx_data 接收 TLP 报文格式与 tl_tx_data 一致。tl_rx_data 始终从高字节开始接收 TLP 报文, 即 TLP Header (或可选的 TLP Prefix) 的 Byte0 与 tl_rx_data[255:248] 对应, TLP 报文中的 Payload, 按照 Dword 为单位, 先接收 bits[7:0], 最后是 bits[31:24]。用户需要使用 TLP Header 中的 first_be[3:0] 分辨在第一个 Dword 的有效字节数, 以及使用 last_be[3:0] 分辨最后一个 Dword 的有效字节数。

接收 Request

下表为 PCI-SIG 规定的 4DW TLP Memory 写请求 Header 格式和 tl_rx_data 接口信号的对应关系, tl_rx_data[255:128] 为 TLP Header, 当前拍 tl_rx_data[127:0], 以及后续拍 tl_rx_data[255:0] 均表示有效数据和可选的 TLP Digest。如果为 4DW TLP Memory 读请求, 在接收完 TLP Header 之后, 没有后续的 Payload。



表 2-8 4DW Request Header 格式和 tl_rx_data 对应表

	+0								+1								+2								+3							
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
tl_rx_data[255:224]:	Fmt		Type						T 9	TC		T 8	A t	L N	T H	T D	E p	At tr	AT	Length												
tl_rx_data[223:192]:	Requester ID															TAG					Last DW BE				First DW BE							
tl_rx_data[191:160]:	Address[63:32]																															
tl_rx_data[159:128]:	Address[31:2]																														PH	
tl_rx_data[127:96]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3							

下表为 PCI-SIG 规定 3DW TLP Memory 写请求 Header 格式和 tl_rx_data 接口信号的对应关系，tl_rx_data[255:160]为 TLP Header，当前拍 tl_rx_data[159:0]，以及后续拍 tl_rx_data[255:0]均表示有效数据和可选的 TLP Digest。如果为 3DW TLP Memory 读请求，在发送完 TLP Header 之后，不再发送 Payload。I/O 读写请求格式与 3DW Memory 读写请求类似，仅支持单个 Dword 读写。

表 2-9 3DW Request Header 格式和 tl_rx_data 接口信号对应表

tl_rx_data[255:224]:	+0								+1								+2								+3							
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
	Fmt		Type						T	TC		T	A	L	T	T	E	At	AT	Length												
									9			8	t	N	H	D	p	tr														
tl_rx_data[223:192]:	Requester ID																TAG				Last DW BE				First DW BE							
tl_rx_data[191:160]:	Address[31:2]																														PH	
tl_rx_data[159:128]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3							

接收 CPL

下表为 PCI-SIG 规定 TLP Completion Header 格式和 tl_rx_data 接口信号的对应关系，tl_rx_data[255:160]为 TLP Header，当前拍 tl_rx_data[159:0]，以及后续拍 tl_rx_data[255:0]均表示有效数据和可选的 TLP Digest。如果为 CPL TLP 报文，在发送完 TLP Header 之后，不再发送 Payload。



表 2-10 Completion Header 格式和 tl_rx_data 接口信号对应表

tl_rx_data[255:224]:	+0								+1								+2								+3												
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0					
	Fmt			Type					T	TC			T	A	L	T	T	E	A	tr	AT	Length															
									9				8	t	N	H	D	p																			
tl_rx_data[223:192]:	Completer ID																Cpl Status		B C M	Byte Count																	
tl_rx_data[191:160]:	Requester ID																Tag						R		Lower Address												
tl_rx_data[159:128]:	Payload Byte0								Payload Byte1								Payload Byte2								Payload Byte3												

2.3.3 时序图

下图显示一个示例，该示例在数据传输过程中，用户拥有足够的缓存，数据传输过程中没有拉低 wait 信号。tl_rx_valid 信号不为 0 且 tl_rx_wait 为低，表示一次有效的数据传输。在最后一拍，tl_rx_valid 可以不为 8'hFF 用以表示最后一个 DW 的位置，其他有效传输数据的周期，tl_rx_valid 应该为 8'hFF。TLP 报文的路由信息为 PF0 的 BAR0。




图 2-14 接收过程 wait 信号没有置 1

下图显示一个示例，该示例在数据传输过程中，用户没有足够的 buffer，拉低 wait 信号，此时接收接口上所有输出信号都应保持不变。tl_rx_wait 信号在传输开始时为高，检测到 tl_tx_sop 信号拉



高后，拉低 tl_rx_wait 表示准备好 TLP 报文传输。




图 2-15 接收过程 wait 信号置 1

下图显示一个示例，该示例在数据传输过程中，Non-Posted TLP 报文被送出，用户等待一个周期后拉低 tl_rx_wait，表示接收当前 Non-Posted 报文。同时拉高 tl_tx_masknp 指示用户当前不再接收 Non-Posted 报文。PCIe 控制器继续传输完成报文，等待 tl_tx_masknp 为低后，继续传输 Non-Posted 报文。




图 2-16 接收 Non-Posted TLP 报文

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 3DW Header，没有有效数据。且等待 wait 为置 0 后，结束数据发送。




图 2-17 接收 3DW Header Without Payload

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 3DW Header，1 个 DW 或以内有效数据。最后一个 DW 以内的有效字节数据，需要在 header 中提供准确的 first byte enable 或 byte count 信息。TLP 报文的路由信息为 PF2 的 BAR4。




图 2-18 接收 3DW Header With 1DW Payload

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 3DW Header，6 个 DW 有效数据。最后一个 DW 以内的有效字节数据，需要在 header 中提供准确的 first byte enable 或 byte count 信息。TLP 报文的路由信息为 PF0-VF3 的 BAR0。




图 2-19 接收 3DW Header With 6DW Payload

下图显示一个示例，该示例在数据传输过程中，TLP 报文格式为 4DW Header，32 个 DW 有效数据。最后一个 DW 以内的有效字节数据，需要在 header 中提供准确的 first byte enable 或 byte count 信息。TLP 报文的路由信息为 PF1-VF3 的 BAR0。




图 2-20 接收 4DW Header With 32DW Payload

下图显示一个示例，接收方向接收两次 CPLD，接收过程中 `tl_rx_sop` 和 `tl_rx_eop` 信号没有拉低。第一次返回 CPLD 长度为 0x4，complete id 为 0x0000，剩余 0x8 字节未返回（包含当前 CPLD），request id 为 0x0100，tag 为 0x17，返回数据为 0xc505_caa6。第二次返回 CPLD 长度为 0x4，complete id 为 0x0000，剩余 0x100 字节未返回（包含当前 CPLD），request id 为 0x0100，tag 为 0x18，返回数据为 0x7873_3617。




图 2-21 连续接收两次 CPLD



2.4 APB4 配置接口

PH1P 系列 FPGA PCIe 控制器 APB4 总线数据位宽固定为 32bits。用户可以通过 APB4 总线，读取 PCIe 控制器的任意寄存器，以及写入可写的寄存器。

2.4.1 端口描述

表 2-11 APB4 接口描述

Port	Width	I/O	Description
tl_cfg_pclk	1	I	用户输入时钟，APB 的时钟。
tl_cfg_prst	1	I	高有效，复位信号。复位 APB4 总线。
tl_cfg_penable	1	I	高有效，APB4 配置使能。置 1 时表示启动 PF 的读/写访问操作。
tl_cfg_psel	1	I	高有效，slave 选通信号。置 1 时表示 slave 被选中并且需要数据传输。
tl_cfg_pwrite	1	I	用于 Write/Read 控制，置 1 时表示对 PF 配置空间进行写访问操作，置 0 时表示对 PF 配置空间进行读访问操作。 tl_cfg_penable 拉高时有效。
tl_cfg_paddr	32	I	APB4 读写地址，指示当前访问 PCIe 控制器的寄存器地址。
tl_cfg_pstrb	4	I	高有效，写选通信号，在写数据总线上进行稀疏数据传输。用于指示 tl_cfg_wdata[31:0] 选通字节： - xxx1: 选通字节 tl_cfg_wdata[7:0] - xx1x: 选通字节 tl_cfg_wdata[15:8] - x1xx: 选通字节 tl_cfg_wdata[23:16] 1xxx: 选通字节 tl_cfg_wdata[31:24] 该信号在进行写操作时不能为全 0，在进行读操作时无效。
tl_cfg_wdata	32	I	写数据，指示当前写入到 PCIe 控制器内部寄存器的值。
tl_cfg_pready	1	O	高有效，PCIe 控制器准备就绪信号。置 1 表示当前 PCIe 控制器准备好进行一次读或写操作。
tl_cfg_prdata	32	O	读数据。PCIe 控制器从该信号返回用户读取的数据
tl_cfg_pslverr	1	O	高有效，错误反馈信号，置 1 时表示当前传输数据有误。

2.4.2 时序图

下图显示一个无等待写传输过程的示例，该示例在数据传输过程中，`tl_cfg_paddr`、`tl_cfg_wdata`、`tl_cfg_pwrite` 在数据传输过程中保持有效。传输结束后，使能信号 `tl_cfg_penable` 和选择信号 `tl_cfg_psel` 被置 0。




图 2-22 写操作无等待

下图显示一个有等待写传输过程的示例，该示例在数据传输过程中，当 `tl_cfg_penable` 为高电平时，`slave` 通过驱动 `tl_cfg_pready` 为低电平来进行扩展传输，当 `tl_cfg_pready` 为低电平时，输入信号保持不变。




图 2-23 写操作有等待

下图显示一个无等待读传输过程的示例，该示例在数据传输过程中，`slave` 必须在读取传输结束之前提供数据。`tl_cfg_paddr`、`tl_cfg_wdata`、`tl_cfg_pwrite` 在数据传输过程中保持有效，传输结束后，使能信号 `tl_cfg_penable` 和选择信号 `tl_cfg_psel` 被置 0。




图 2-24 读操作无等待

下图显示一个有等待读传输过程的示例，该示例在数据传输过程中，当 `tl_cfg_penable` 为高电平时，`slave` 通过驱动 `tl_cfg_pready` 进行读操作，当 `tl_cfg_pready` 为低电平时，表示此事的 `slave` 还没准备好将数据读出，必须等到 `tl_cfg_pready` 为高电平的时候，`tl_cfg_prdata` 值才会给出。




图 2-25 读操作有等待

下图显示一个有错误写传输过程的示例，使用 `tl_cfg_pslverr` 来指示 APB4 传输写传输发生错误，当 `tl_cfg_psel`、`tl_cfg_penable`、`tl_cfg_pready` 均为高电平的情况下，仅在 APB4 写传输最后一个周期认为 `tl_cfg_pslverr` 有效。




图 2-26 有错误写操作

下图显示一个读传输过程中出错的示例，使用 `tl_cfg_pslverr` 来指示 APB4 传输读传输发生错误，当 `tl_cfg_psel`、`tl_cfg_penable`、`tl_cfg_pready` 均为高电平的情况下，仅在 APB4 写传输最后一个周



期才认为 tl_cfg_pslverr 有效。




图 2-27 读操作出错



2.5 中断接口

PH1P 系列 FPGA PCIe 控制器支持三种中断机制，分别为 INTx, MSI & MSI-X。其中 INTx 只支持 PF，MSI 支持 PF 和 VF，MSI-X 中断 PCIe 控制器仅实现寄存器，需要用户侧逻辑控制 tl_tx_*和 tl_rx_*实现中断接收和发送。

2.5.1 INTx

端口描述

下表描述 PCIe 控制器关于 INTx 中断的信号。

表 2-12 PCIe 控制器中断接口

Port	Width	I/O	Description
tl_int_status	2	I	Interrupt Status。高有效，bitn 置 1 表示 PFn 中断请求。用户侧对应 bit 置 0 表示对应 PF 的中断被清除。Legacy INT 和 MSI 中断时有效。
tl_int_pinstat	4	O	Interrupt Lines State。用于 Rootport 报告 INTx。 - bit[0]: INTA# - bit[1]: INTB# - bit[2]: INTC# - bit[3]: INTD# 每个 bit 高有效，置 1 时表示对应的 INTx 发生。
tl_int_pincontrol	4	I	Interrupt Lines Control。用于 endpoint 设置 INTx。 - bit[0]: INTA# - bit[1]: INTB# - bit[2]: INTC# - bit[3]: INTD# 每个 bit 高有效，置 1 时表示对应的 INTx 管脚被拉高。

时序图

下图显示 upstream port (如 endpoint)，PF0 发送 INTA#中断。




图 2-28 endpoint 发送 INTA#

下图显示 downstream port (如 rootport)，检测到 INTA# 中断。




图 2-29 rootport 检测 INTA#

2.5.2 MSI

PH1P 系列 FPGA PCIe 控制器同时支持 PF 和 VF 发送 MSI 中断。需要注意的是，MSI 和 MSI-X，PCIe 控制器不支持同时使能，这会是一个配置错误。

PF 端口描述

下表描述 PCIe 控制器关于 PF MSI 中断的信号。

表 2-13 PF MSI 信号

Port	Width	I/O	Description
tl_int_msireq	2	I	MSI Request。bitn 表示 PFn 请求 MSI 中断，单周期信号，用户侧必须等待对应的 tl_int_msiack[n] 置 1 后，才能发起下一次 MSI 中断。PFn 的 MSI 没有被使能时，或者被 Masked，PCIe 控制器不会发送任何信息。
tl_int_msinum	10	I	Interrupt MSI Message Number。bits[n*5+4: n*5] 表示 PFn 的中断向量。如果 PFn 的 multiple MSI messages 没有被使能，或者 MSI 没有被使能，该信号对应的位需要置 0。
tl_int_msiack	2	O	MSI Acknowledge。bitn 表示 PCIe 控制器 回应 PFn 的 MSI 请求，单周期信号。即使在错误的情况下，导致没有发送任何信息，该信号也会置 1。
tl_int_msi_enable	2	O	MSI ENABLE。PCIe 协议 MSI capability 的 Message Control Register 中 MSI Enable 位。置 1 表示对端使能 MSI 中断。具体见 PCIe Specification。



Port	Width	I/O	Description
tl_int_msi_multi_enable	6	0	Multiple Message Enable。PCIe 协议 MSI capability 的 Message Control Register 中 Multiple Message Enable 位。 000b: 1 vector requested 001b: 2 vectors requested 010b: 4 vectors requested 011b: 8 vectors requested 100b: 16 vectors requested 101b: 32 vectors requested 110b:保留 111b:保留 具体见 PCIe Specification。
tl_int_pf0_msi_pending	32	1	PF0 MSI Pending。PCIe 协议 MSI capability 的 Pending bits Register。如果寄存器未实现，则无效。
tl_int_pf1_msi_pending	32	1	PF1 MSI Pending。同 PF0 MSI Pending。
tl_int_pf0_msi_mask	32	0	PF0 MSI Mask。PCIe 协议 MSI capability 的 Mask bits Register。如果寄存器未实现，则无效。当对应向量中断被置 1 时，不允许发送该中断。
tl_int_pf1_msi_mask	32	0	PF1 MSI Mask。同 PF0 MSI Mask。

PF MSI 时序图

下图显示一个示例，PF1 发起 MSI 中断请求，tl_int_status[1]置 1，同时拉高一个周期的 tl_int_msireq[1]，tl_int_msinum[9:5]给出中断向量。收到 tl_int_msiack 信号后，tl_int_status 置 0，清除 MSI 中断。用户侧在发送中断前，需要判断当前 PF 的 MSI 是否被使能，以及被使能的向量个数，并结合 mask 和 pending 发送中断。




图 2-30 PF1 发送 MSI 中断

下图显示一个示例，用户侧发送中断请求，但 `tl_int_pf0_msi_mask` 相应位为 1，`tl_int_pf0_msi_pending` 对应位需要被置 1，此时 MSI 报文并不会被发送。`tl_int_pf0_msi_mask` 相应位置 0 时，用户侧需要将 `tl_int_pf0_msi_pending` 对应位置 0，并重新发送 MSI 中断。




图 2-31 PF0 中断 mask 后重新发送

VF 端口描述

表 2-14 VF MSI 信号

Port	Width	I/O	Description
tl_int_vfmsifid	16	I	发起 MSI 请求的 VF 的 FID。bit15 始终为 0 表示为 VF。
tl_int_vfmsinum	5	I	当前发起 MSI 中断的中断向量。
tl_int_vfmsireq	1	I	VF MSI 中断请求。用户侧拉高一个周期表示请求 MSI 中断，需要等待 tl_int_vfmsiack 信号



Port	Width	I/O	Description
tl_int_vfmsiack	1	0	Virtual Function MSI Acknowledge。响应 tl_int_vfmsireq。在错误的情况下，没有发送 message，也会置 1。
tl_int_vfmsi_enable_mask_sel	8	I	VF MSI message 和 mask 选择信号。 0: tl_int_vfmsi_enable 和 tl_int_vfmsi_mask 表示 VF0 的 MSI msg 和 MSI mask 信号。 ... 3: tl_int_vfmsi_enable 和 tl_int_vfmsi_mask 表示 VF3 的 MSI msg 和 MSI mask 信号。
tl_int_vfmsi_enable	3	0	MSI msg enable。当前 vf MSI 被使能的中断向量个数。
tl_int_vfmsi_mask	32	0	MSI mask bit。当前 vf MSI 的 mask 寄存器。

VF 时序图

下图显示一个示例，用户侧发送中断请求，VF FID=0001h，中断向量 0，紧接着 VF FID=0002h，中断向量 7。




图 2-32 VF 发送 MSI 中断

2.5.3 MSI-X

PH1P 系列 FPGA PCIe 控制器实现 PCIe 协议规定的 MSI-X Capability 结构。用户侧需要维护 MSI-X Table 以及 MSI-X PBA。需要注意的是，MSI 和 MSI-X，PCIe 控制器不支持同时使能，这是一个配置错误。



端口描述

下表描述 PCIe 控制器关于 MSI-X 的信号。

表 2-15 PF MSI 信号

Port	Width	I/O	Description
tl_cfg_msix_enable	2	0	MSI-X Enable。PCIe 协议 MSI-X capability 的 Message Control Register 中 MSI-X Enable 位。bitn 表示 PFn。
tl_cfg_msix_function_mask	2	0	MSI-X Function Mask。PCIe 协议 MSI-X capability 的 Message Control Register 中 Function Mask 位。bitn 表示 PFn。



2.6 直接访问接口

PH1P 系列 FPGA PCIe 控制器提供了直接访问接口, 使用该端口可以直观的展示出当前 PCIe 控制器的状态。

2.6.1 端口描述

表 2-16 直接访问接口描述

Port	Width	I/O	Description
tl_cfg_tcvc	8	0	TC/VC 映射, 指示为 VC0 启用了哪些流量类别: - bit[0]: TC0(always set) - bits[7:1]:TC7-TC1
tl_cfg_busdev	13	0	总线和设备号, 指示采样或写入的总线和设备号: - bits[12:5]:总线编号 - bits[4:0]:设备编号
tl_cfg_max_payload_size	3	0	当前协商的最大有效负载值。 000b: 128 字节 (默认值) 001b: 256 字节 010b: 512 字节 011b: 1024 字节 100b: 2048 字节 101b: 4096 字节 110b: 保留 111b: 保留
tl_cfg_max_read_request_size	3	0	当前协商的最大读请求值。 000b: 128 字节 (默认值) 001b: 256 字节 010b: 512 字节 011b: 1024 字节 100b: 2048 字节 101b: 4096 字节 110b: 保留 111b: 保留
tl_cfg_current_link_speed	3	0	当前协商链路速度。 001b: Gen1 010b: Gen2 011b: Gen3



Port	Width	I/O	Description
tl_cfg_negotiated_width	4	0	当前协商链路位宽。 0001b: X1 0010b: X2 0100b: X4
tl_cfg_read_completion_boundary	1	0	读完成边界。 0b: 64 字节 1b: 128 字节
tl_cfg_pfregrs_vfnu	18	0	- bits[8:0] : PF0 Number VFs。PCIe 协议 Single Root I/O Virtualization Extended Capability 的 Number VFs 位。 - bits[n*9+8: n*9]表示 PFn
tl_cfg_pfregrs_vfenable	2	0	- bit[0]: PF0 VF Enable。PCIe 协议 Single Root I/O Virtualization Extended Capability 的 SR-IOV Control Register 的 VF Enable 位。 - bit[n]表示 PFn
tl_cfg_pfregrs_vfmsenable	2	0	- bit[0]: PF0 VF MSE。PCIe 协议 Single Root I/O Virtualization Extended Capability 的 SR-IOV Control Register 的 VF MSE 位。 - bit[n]表示 PFn
tl_cfg_pfregrs_cmd	8	0	- bit[0]:PF0 IO Speace Enable - bit[1]:PF0 Memory Speace Enable - bit[2]: PF0 Bus Master Enable - bit[3]: PF0 INTx Interrput Disable - bits[n*4+3: n*4]表示 PFn
tl_cfg_vfregrs_bit_sel	3	1	控制 tl_cfg_vfregrs_bit 的输出选择信号。 000b: VF Bus Master Enable 001b: VF FLR Request 010b: VF MSI Enable 011b: VF MSI-X Enable 100b: VF MSI-X Mask
tl_cfg_vfregrs_bit	4	0	bit[n]表示 VF _n , 输出信号由 tl_cfg_vfregrs_bit_sel 控制, 未实现的 VF 或者 VF 中寄存器未实现, 输出信号不可预估。
tl_cfg_pf0_primary_bus	8	1	在 RC 模式下,用户需要提供当前 root port 的 primary bus#。 其他模式均 tie 0
tl_cfg_pf1_primary	8	1	同 tl_cfg_pf0_primary_bus



Port	Width	I/O	Description
_bus			



2.7 直接速度位宽切换接口

PH1P 系列 FPGA PCIe 控制器提供了直接速度切换接口，用户可以根据使用场景和需求，动态的调整链路的速度和位宽。

2.7.1 端口描述

表 2-17 直接速度位宽切换接口描述

Port	Width	I/O	Description
tl_pm_bwchange_linkwidth_change_reg	1	I	高有效，链路位宽切换请求，当 LTSSM 处于 L0 或 L0s 状态，该信号置 1 时对链路位宽进行切换。LTSSM 恢复到 L0 状态时切换完成。
tl_pm_bwchange_allowed_linkwidth	4	I	高有效，允许切换的链路位宽： 0011: x1/2/4 0001: x1/2 0000: x1
tl_pm_bwchange_linkspeed_change_reg	1	I	高有效，链路速度切换请求，当 LTSSM 处于 L0 或 L0s 状态时，该信号置 1 时允对链路速度进行切换。LTSSM 恢复到 L0 状态时切换完成。
tl_pm_bwchange_max_linkspeed	3	I	高有效，最大链接速度： 000: 2.5Gbits 001: 5Gbits 011: 8Gbits



2.8 其他接口

2.8.1 Physical Ltssm Interface

端口描述

PH1P 系列 FPGA PCIe 控制器提供了与物理层 ltssm 状态机相关的端口，方便用户观测当前物理层的状态信息。信号列表如下：

表 2-18 ltssm 状态机信号

Port	Width	I/O	Description
pl_equ_phase	2	0	Equalization phase。指示 ltssm 处于 Recovery.Equalization 状态： 00: Phase 0 01: Phase 1 10: Phase 2 11: Phase 3 信号时钟域为物理层 pl_pclk_user。
pl_ltssm_enable	1	I	使能 ltssm。正常情况下，该信号应设置为 1，可以在上电时设置为 0，以防止 ltssm 退出 Detect.Quiet 状态。只要该信号被置 0，ltssm 就不会跳转到其他状态。pl_ltssm_enable 只有在 Detect.Quiet 状态对 ltssm 状态机起作用，对其他状态没有影响。信号时钟域为物理层 pl_pclk_user。
pl_ltssm	5	0	ltssm state: ltssm 状态解码如下： 00h: detect.quiet 01h: detect.active 02h: polling.active 03h: polling.compliance 04h: polling.configuration 05h: config.linkwidthstart 06h: config.linkwidthaccept



Port	Width	I/O	Description
			07h: config.lanenumwait 08h: config.lanenumaccept 09h: config.complete 0Ah: config.idle 0Bh: recovery.receiverlock 0Ch: recovery.equalization 0Dh: recovery.speed 0Eh: recovery.receiverconfig 0Fh: recovery.idle 10h: L0 11h: L0s 12h: L1.entry 13h: L1.idle 14h: 保留 15h: 保留 16h: disable 17h: loopback.entry 18h: loopback.active 19h: loopback.exit 1Ah: hotreset 信号时钟域为物理层 pl_pclk_user。
tl_ltssm	5	0	同 pl_ltssm。信号时钟域为 tl_clk_user。
pl_link_up	1	0	PCIe 控制器 link up。信号时钟域为物理层 pl_pclk_user。

FPGA 加载后, PCIe 控制器可以选择进入 EP 模式, Legacy EP 模式或者 RC 模式三种模式其中之一, 取决于 PCIE_CFG_DEVICE_TYPE 参数的输入值。用户逻辑通过控制 pl_ltssm_enable 来开始 Link Training 过程。在 PCIe 控制器被复位之后, 用户逻辑将 pl_ltssm_enable 驱动为低保持 LTSSM 在 Detect. Quiet 状态, 直到用户逻辑认为可以开始 Link Training。当用户逻辑完成了对控制器的配置寄



寄存器的编程，拉高 `pl_ltssm_enable` 信号以允许 LTSSM 继续进行建链的尝试。该机制还可以被用来延迟 `hot reset`，直到用户逻辑已经读出所有状态寄存器。

2.8.2 Power Management Interface

Legacy and Native Power Management

信号描述

下表描述关于 legacy and native power management 的信号，所有信号都是同步于 `tl_clk_user`。

表 2-19 legacy and native power management 信号

Port	Width	I/O	Description
<code>tl_pm_event</code>	2	I	Power Management Event。upstream port (如 endpoint) only。 bitn 置 1 表示 PFn 请求 Power Management Event Message (PM_PME) 被发送到 Root Complex，请求退出 L1 状态。该信号为上升沿有效，如果 <code>tl_clk_user</code> 被断开，需要等待时钟重新开始。
<code>tl_pm_data</code>	20	I	Power Management Data。 - bits[7:0]: PF0 PCIe 协议 Power Management Capability 的 Data 位。 - bits[9:8]: PF0 PCIe 协议 Power Management Capability 的 Power Management Control/Status Register 中 Data_Scale 位。 - bits[9*n+10:n*10]: PFn
<code>tl_pm_lx_control</code>	3	I	- bit[0]: Disable ASPM L0s entry。如果 PCIe 控制器已经进入到 ASPM L0s，将会退出此状态。 - bit[1]: Disable ASPM L1 entry。如果 PCIe 控制器已经进入到 ASPM L1，将不会受到影响。 - bit[2]: 保留
<code>tl_pm_lx_status</code>	1	O	保留
<code>tl_pm_auxpwr</code>	1	I	Auxiliary Power Detected。检测到辅助电源时置 1。
<code>pl_wake_oen</code>	1	O	WAKE# Signal Open-Drain Output Control。低有效，控制 WAKE# 管脚的开漏输出。用于： - Downstream Port: 如果使能 OBFF，用于 OBFF 状态机 - Uptream Port: 保留
<code>pl_wake_in</code>	1	I	WAKE# Signal Input。回读 WAKE# 管脚状态。用于： - Downstream Port: 保留 - Uptream Port: 如果使能 OBFF，用于 OBFF 状态机



ASPM L0s

ASPM L0s 是一种强制 PCIe 本机电源管理模式，允许设备在非活动期间快速暂停或恢复传输。ASPM L0s 不需要任何用户程序操作。它可以由任何类型的设备输入，不需要与链路伙伴进行任何协商。

PCIe 控制器在一段时间不活动后自动进入 ASPM L0s 状态。除非 TL_PM_LX_CONTROL[0] 被置 1。当有业务需求时，PCIe 控制器会自动离开 ASPM L0s。

ASPM L0s 必须要在 PCI Express Link Control register 中被允许进入。

ASPM L1

ASPM L1 是一种可选的 PCIe 本机电源管理模式，使链路能够进入低功耗模式，并能够在不活动期间快速重启。ASPM L1 不需要任何用户程序操作。涉及到对端的协商，并且只能由 upstream port 发起（例如 endpoint）。

- upstream port（如 endpoint）在不活动时，会自动发起进入到 ASPM L1 状态。除非 TL_PM_LX_CONTROL[1] 被置 1。
- downstream port（如 rootport）可以拒绝该请求，在这种情况下，链路保持完全运行状态，upstream port 等待至少 10μs 才能再次请求 ASPM L1 输入之前至少 10μs。或者接收该请求，两端的设备都会进入到 ASPM L1 状态。
- 当有业务需求时，两端设备都可以随时离开 ASPM L1 状态。

L1

L1 是一种传统电源状态，当其传统电源状态不在 D0.L1 时，upstream port（如 endpoint）会自动进入 L1，L1 不需要任何用户侧操作，但用户侧可以请求离开 L1 状态。

- upstream port（如 endpoint）会自动进入到 L1 当传统电源状态不在 D0。
- downstream port（如 rootport）会被对端请求进入到 L1 状态，这个过程不需要信息传递。
- downstream port（如 rootport）在有报文需要传送的情况下，会自动离开 L1 状态。upstream port（如 endpoint）只有在对端给出指示时才会离开。用户侧可以通过 tl_pm_event 接口发送 power management event PME# 来请求主机改变传统电源状态。

必须正确配置传统电源管理控制和状态寄存器，以允许电源管理事件传输。传统电源管理寄存器位于配置中寄存器地址 0FCh。

Power Management with CLKREQ#

CLKREQ# 是一种可选的侧带引脚，以某些形式存在，可实现节能。它由时钟电源管理模块和具有 CLKREQ# 功能的 L1 PM 子状态使用。需要注意，每次只能启用其中一种节能技术。



信号描述

下表描述关于 CLKREQ# 的接口信号。

表 2-20 CLKREQ# management 信号

Port	Width	I/O	Description
pl_clkreq_oen	1	0	CLKREQ# Enable。控制 CLKREQ# 的开漏输出。 0b: CLKREQ# 输出 0 1b: CLKREQ# 输出高阻态 该信号可同时用于 Clock Power Management 或 L1 PM Substates。
pl_clkreq_in	1	I	CLKREQ# Input。连接到 CLKREQ# 管脚。
tl_pm_refclk_rem	1	I	Allow Slot REFCLK Removal。用户使用该信号来指示何时可以安全的移除 PCI Express 参考时钟。 0b: 用户不允许参考时钟被移除 1b: 用户允许参考时钟被移除 当 Clock Power Management 或 L1 PM Substates 未被实现时，该信号必须 tie 0。
tl_pm_l1ss_status	3	0	L1 Sub-States Status。 - bits[2:0]: 当前状态 000b: 未使能，默认状态，表示 ltssm 没有进入到 L1 状态，或者 PCIe 控制器没有使能 L1 子状态。 001b: L1.1 010b: L1.2 entry 011b: L1.2 idle 100b: L1.2 exit 101b: L1.0 110b: Entry。PCIe 控制器已离开非活动状态，并准备进入 L1.0。 111b: Exit。PCIe 控制器已离开 L1.0 状态，准备进入



Port	Width	I/O	Description
			非活动状态。 bits[7:3] : 保留
tl_pm_l1ss_entreq	1	0	L1 Sub-States Entry/Exit Request。PCIe 控制器置 1 该信号表示 PHY 应当为可能的 L1 sub-state entry 做准备, 置 0 该信号表示 PHY 应当为 L1 退出做准备。 如果 L1 sub-state 没有被实现, 该信号可以悬空。
tl_pm_l1ss_entack	4	1	L1 Sub-States Entry Acknowledgment。当 L1 sub-state entry /exit 准备完成时, PHY 报告每个 lane 的情况, bit n 表示 lane n。 - 所有 lane 必须在 tl_pm_l1ss_entreq 置 1 时, 在准备好进入 L1 sub-state entry 时, 将该信号相应 bit 置 1。 - 所有 lane 必须在 tl_pm_l1ss_entreq 置 0 时, 在准备好进入 L1 exit 时, 将该信号相应 bit 置 1。 如果 L1 sub-state 没有被实现, 该信号可以 tie 0。如果支持 L1 sub-state 且 PHY 不需要做任何准备动作, 该信号所有位都需要 tie tl_pm_l1ss_entreq。

Optimized Buffer Flush-Fill

Optimized buffer flush-fill (OBFF) 是一个可选的机制, 使得 host 可以发送 power state 信号到全部的子设备, 这样所有的子设备可以根据 host 状态调整自身的状态。例如, 通过在主机空闲时避免发送数据包, 从而不中断低功率时段。

信号描述

下表描述关于 OBFF 的接口信号。

表 2-21 OBFF 信号

Port	Width	I/O	Description
tl_pm_obffcontrol	4	0	OBFF Control (downstream ports only)。如果 OBFF 被使能, 该信号会导致 PCIe 控制器发送 OBFF state 变化的信号到对端。 1111b: CPU Active (默认值) 0001b: OBFF



Port	Width	I/O	Description
			0000b: Idle 如果 OBFF 没有被使能, 该信号无效。
tl_pm_obffstatus	4	I	OBFF Status (upstream ports only)。如果 OBFF 被使能, 该信号报告了来自对端的 OBFF state。 1111b: CPU Active (默认值) 0001b: OBFF 0000b: Idle 如果 OBFF 没有被使能, 该信号始终为 “CPU Active”。

2.8.3 Report Interface

PH1P 系列 FPGA PCIe Report 接口用于向控制器报告请求状态和错误。

端口描述

表 2-22 Report Interface 接口描述

Port	Width	I/O	Description
tl_report_error_10_1_bits	10	I	高有效, 用于指示 PF 和 VF 检测到的错误。 - bit[0]: 发生完成超时并实施恢复机制。 - bit[1]: 发生完成超时, 未实施恢复机制。 - bit[2]: 用户程序收到预期以外的完成报文但未发生 ECRC 错误。 - bit[3]: 接受到格式错误的完成报文但未发生 ECRC 错误。 - bit[4]: 中止 non-posted request 但未发生 ECRC 错误。 - bit[5]: 不支持 non-posted request 但未发生 ECRC 错误, 并且 TLP 报文 EP (Error Poisoned) 位为 0。 - bit[6]: 不支持 posted request 但未发生 ECRC 错误, 并且 TLP 报文 EP (Error Poisoned) 位为 1。 - bit[7]: 中止 posted request 但未发生 ECRC 错误。 - bit[8]: 页面请求接口响应失败。



Port	Width	I/O	Description
			bit[9]: 页面请求接口意外的页面请求组索引错误。
tl_report_error_22_12_bits	11	I	高有效, 用于指示 PF 和 VF 检测到的错误。 - bit[0]: 用户已阻止原子操作 TLP 报文的传输。 - bit[1]: 用户已阻止 DMWr TLP 报文的传输。 - bit[2]: End-End TLP 报文前缀在 posted TLP 报文上被屏蔽。 - bit[3]: End-End TLP 报文前缀在 non-posted TLP 报文上被屏蔽。 - bit[4]: non-posted TLP 报文违反 ACS。 - bit[5]: 无法纠正的内部错误。 - bit[6]: 可纠正的内部错误。 - bit[7]: 用户程序阻止多播 TLP 报文的传输。 - bit[8]: 用户程序已阻止传输错误的 TLP 报文。 - bit[9]: 保留 - bit[10]: posted TLP 报文违反 ACS。
tl_report_error_63_40_bits	24	I	指示当前错误报告的 PF 或 VF。 - bits[7:0]: 如果 PF 报告错误, 则指示 PF 编号, 如果 VF 报错, 则指示与其关联的 PF。 - bits[23:8]: 报告 PF/VF 的 FID。
tl_report_header	256	I	当前错误报告中, 传输的 TLP 报文的 Header, 格式与 tx_rx_data 一致。
tl_report_hotplug	10	I	高有效, 报告板载热插拔组件的状态。 - bit[0]: 当 attention button 被按下时, 该信号被拉高一个或多个周期, 如果组件上不存在 attention button, 则该信号需要 tie 0。 - bit[1]: 当检测到对端组件存在时该信号被拉高, 未检测到信号被拉低。 - bit[2]: 保留。 - bit[3]: 当在该插槽上检测到电源故障时, 该信号将被置位一个或多个时钟周期。 - bit[4]: 报告电源控制器的状态。



Port	Width	I/O	Description
			■ 0b, Power off, ■ 1b, Power on。 ▪ bit[5]:保留。 ▪ bits[7:6]:保留。 ▪ bits[9:8]: 此信号报告电源指示灯的状态: ■ 00b: 保留 ■ 01b: 开 ■ 10b: 闪烁 ■ 11b: 关闭
tl_report_latency	33	I	高有效，用于表示延迟容差报告值。 ▪ bits[9:0]:Snoop latency value。 ▪ bits[12:10]:Snoop latency scale。 ▪ bit[15]:Snoop latency requirement。 ▪ bits[25:16]:No-snoop latency value。 ▪ bits[28:26]:No-snoop latency scale。 ▪ bit[31]:No-snoop latency requirement。 ▪ bit[32] : 当 Latency Tolerance Reporting 被实现并使能时，在一个时钟周期内拉高该位会使 PCIe 控制器发送一个 LTR 消息，该 LTR 消息包含了 Bits 31:0 的内容。
tl_report_state_pf0_misc_control	12	I	高有效，用于报告 PF0 的状态。 ▪ bit[0]:存在完成报文 pending。 ▪ bit[1]: PF 配置未就绪。 ▪ bit[2]:PF0-VFs 配置未就绪。 ▪ bit[3]:页面请求接口正在运行。 ▪ bit[4]:Margining ready。 ▪ bit[5]:Margining software ready。 ▪ bit[6]:表示从用户程序触发 FLR。 ▪ bit[7]: FLR acknowledge。 ▪ bits[10:8]:保留。 ▪ bit[11]: 保留。
tl_report_state_pf1_misc_control	12	I	高有效，用于报告 PF1 的状态。 同 tl_report_state_pf0_misc_control。
tl_report_vfstate_override_sel	2	I	选择tl_report_vfstate_override_bit 需要实现的功能。



Port	Width	I/O	Description
			00b: 完成报文 pending。 01b: 从用户程序触发 FLR。 10b: FLR acknowledge。
tl_report_vfstate_override_bit	4	1	高有效, bitn 表示 PFn。
tl_report_event	8	0	高有效, 报告结果。 - bit[0]: Power Management Event interrupt (Rootport only), 该信号在发生电源管理事件时被置位, 并保持置位直到中断源寄存器被清除。 - bit[1]: AER Error (Rootport only)。当发生 AER 错误时, 该信号被置位, 并保持置位, 直到中断源寄存器被清除。 - bit[2]: System Error (Rootport only)。当 PCI Express 规范定义的系统错误发生时, 该信号被断言一个时钟周期。 - bit[3]: Hotplug Event interrupt (Rootport only)。该信号在热插拔事件发生时被置位并保持置位直到中断源寄存器被清除。 - bit[4]: Link equalization request (Rootport only), 当从上游端口接收到重新执行均衡的请求时, 该信号被置位, 并保持置位, 直到中断源寄存器被清除。 - bit[5]: DPC interrupt (Rootport only), 该信号在触发 DPC 中断时置位, 并保持置位, 直到相应的中断源位被清除。 - bit[6]: Link Bandwidth Management event, 当链路速度或宽度被动改变时, 此信号被置 1。 - bit[7]: Link Autonomous Bandwidth event, 当链路速度或宽度主动改变时, 该信号被置 1。

2.8.4 External Register Interface

PH1P 系列 FPGA PCIe 控制器提供了外部扩展寄存器总线接口, 可以通过特定范围寄存器实现 PF 和 VF, 该接口可以在外部存储器中实现寄存器, 特别在实现大量 VF 时, 通过外部存储器实现 VF 的 MSI/MSI-X 功能, 从而节省大量的寄存器逻辑资源。



可以在以下配置空间范围内实现寄存器功能：

- PCI Express 扩展空间偏移范围 100h…FFFh

如果存在一个或者多个扩展的能力寄存器，第一个被实现的能力寄存器的地址为 800h。

端口描述

表 2-23 外部寄存器接口描述

Port	Width	I/O	Description
tl_cfg_xaddr	12	0	访问的外部寄存器的地址，tl_cfg_xenable 拉高时有效。
tl_cfg_xfid	16	0	指示特定功能的 FID，tl_cfg_xenable 拉高时有效。
tl_cfg_xenable	1	0	高有效，外部寄存器访问使能。置 1 时表示可以对特定寄存器进行读写操作。tl_cfg_xready 响应时 tl_cfg_xenable 拉低。在两个单独访问之间，该信号至少在一个时钟周期内保持为低。
tl_cfg_xwrite	1	0	用于 Write/Read 控制，置 1 时表示对外部寄存器进行写操作，置 0 时表示对外部寄存器进行读操作。tl_cfg_xenable 拉高时有效。
tl_cfg_xwdata	32	0	将要写入外部寄存器的值，tl_cfg_xenable 拉高时有效。
tl_cfg_xstrb	4	0	高有效，写选通信号，表示选择写入 tl_cfg_xwdata 的字节使能，tl_cfg_xenable 拉高时有效。 0001: 写入 tl_cfg_xwdata [7:0]。 0010: 写入 tl_cfg_xwdata [15:8]。 0100: 写入 tl_cfg_xwdata [23:16]。 1000: 写入 tl_cfg_xwdata [31:24]。
tl_cfg_xrdata	32	1	外部寄存器中读出的值，tl_cfg_xready 拉高时 tl_cfg_xrdata 返回数据有效。
tl_cfg_xready	1	1	高有效，表示外部寄存器访问就绪。在 tl_cfg_xenable 之后指示读/写完成，并将此信号拉高一个时钟周期。

时序图

下图显示对 PF 进行写操作过程的示例，该示例在数据传输过程中，tl_cfg_xaddr、tl_cfg_xfid、tl_cfg_xenable、tl_cfg_xwrite、tl_cfg_xwdata、tl_cfg_xstrb 在数据传输过程中保持有效。传输结束后，使能信号 tl_cfg_penable 被置 0。




图 2-33 对 PF 进行写操作

下图显示对 PF 进行读操作过程的示例，该示例在数据传输过程中，tl_cfg_xaddr、tl_cfg_xfid、tl_cfg_xenable、tl_cfg_xwrite、tl_cfg_xrdata、tl_cfg_xstrb 在数据传输过程中保持有效。传输结束后，使能信号 tl_cfg_penable 被置 0。




图 2-34 对 PF 进行读操作

下图显示对 VF 进行写操作过程的示例，该示例在数据传输过程中，tl_cfg_xaddr、tl_cfg_xfid、tl_cfg_xenable、tl_cfg_xwrite、tl_cfg_xwdata、tl_cfg_xstrb 在数据传输过程中保持有效。传输结束后，使能信号 tl_cfg_penable 被置 0。




图 2-35 对 VF 进行写操作

下图显示对 VF 进行读操作过程的示例，该示例在数据传输过程中，tl_cfg_xaddr、tl_cfg_xfid、tl_cfg_xenable、tl_cfg_xwrite、tl_cfg_xrdata、tl_cfg_xstrb 在数据传输过程中保持有效。传输结束后，使能信号 tl_cfg_penable 被置 0。




图 2-36 对 VF 进行读操作

2.8.5 PinShare Interface

PH1P 系列 FPGA PCIe 控制器采用 PinShare 的方式，将更多的调试信号以 mux 的形式，与其他信号整合在一起。当用户需要观察调试信号时，通过控制 mux 的选择信号，使 PCIe 控制器的某些输出信号改为输出调试信号。

PH1P 系列 FPGA PCIe 控制器将调试信号分为多个 Group，每个 Group 的输出使能，由对应的选择信号控制。需要注意的是，Group0 是 PCIe 控制默认的输出信号名称，当开始输出调试信号时，输出信号的含义与信号名称并不对应。

端口描述

下表描述关于相同 PinShare 的接口信号。



表 2-24 pinshare_grp0_out_sel Group0 输出信号

pinshare_grp0_out_sel [2:0]	000b/010b ¹	Width
pib_grp0_out [353:0]	tl_doe_wrdata	64
	test_out_txdata	16
	test_out_rxval	4
	tl_doe_control	12
	tl_int_pf0_msi_mask	32
	tl_int_pf1_msi_mask	32
	tl_vpd_wrdata	64
	tl_vpd_status	6
	tl_vpd_addr	30
	tl_vpd_write	2
	tl_vpd_enable	2
	tl_int_vfmsi_mask	32
	tl_int_vfmsi_enable	3
	tl_cfg_vfregs_bit	4
	tl_cfg_pfregs_vfnums	18
	tl_cfg_pfregs_vfenable	2
	tl_cfg_pfregs_vfmse	2
	tl_int_msi_enable	2
	tl_cfg_msix_enable	2
	tl_cfg_max_read_request_size	3
	tl_int_msi_multi_enable	6
	tl_cfg_max_payload_size	3
	tl_cfg_negotiated_width	4
	tl_cfg_current_link_speed	3
	test_out_txval	4
	tl_cfg_msix_function_mask	2

注:

1. Group0 中所有信号时钟域为 tl_clk_user。

表 2-25 pinshare_grp0_out_sel Group1 输出信号

pinshare_grp0_out_sel [2:0]	001b/011b ¹	Width
pib_grp0_out [353:0]	PFO_BAR0	32
	PFO_BAR1	32
	PFO_BAR2	32
	test_out_tl [255:0]	256
	tl_cfg_msix_function_mask	2

注:

1. Group1 中所有信号时钟域为 tl_clk_user。



表 2-26 pinshare_grp0_out_sel Group2 输出信号

pinshare_grp0_out_sel [2:0]	100b ¹	Width
pib_grp0_out [353:0]	PF0_BAR3	32
	PF0_BAR4	32
	PF0_BAR5	32
	test_out_txdata	128
	test_out_rxdata	128
	tl_cfg_msix_function_mask	2

注:

1. Group2 中 test_out_*信号时钟域为 pl_pclk_user, 其他信号时钟域为 tl_clk_user。

表 2-27 pinshare_grp0_out_sel Group3 输出信号

pinshare_grp0_out_sel [2:0]	101b ¹	Width
pib_grp0_out [353:0]	PF1_BAR0	32
	PF1_BAR1	32
	PF1_BAR2	32
	test_out_equ_l0	128
	test_out_equ_l1	128
	tl_cfg_msix_function_mask	2

注:

1. Group3 中 test_out_*信号时钟域为 pl_pclk_user, 其他信号时钟域为 tl_clk_user。

表 2-28 pinshare_grp0_out_sel Group4 输出信号

pinshare_grp0_out_sel [2:0]	110b ¹	Width
pib_grp0_out [353:0]	PF1_BAR3	32
	PF1_BAR4	32
	PF1_BAR5	32
	test_out_equ_l2	128
	test_out_equ_l3	128
	tl_cfg_msix_function_mask	2

注:

1. Group4 中 test_out_*信号时钟域为 pl_pclk_user, 其他信号时钟域为 tl_clk_user。

表 2-29 pinshare_grp0_out_sel Group5 输出信号

pinshare_grp0_out_sel [2:0]	111b ¹	Width
pib_grp0_out [353:0]	test_out_pl [133:102]	32
	test_out_pl [165:134]	32
	test_out_pl [197:166]	32



pinshare_grp0_out_sel[2:0]	111b ¹	Width
	test_out_perf	128
	tl_vpd_status	6
	test_out_pl[101:0]	102
	tl_int_msi_multi_enable	6
	tl_cfg_max_payload_size	3
	tl_cfg_negotiated_width	4
	tl_cfg_current_link_speed	3
	test_out_txval	4
	tl_cfg_msix_function_mask	2

注:

1. Group5 中 test_out_pl 信号时钟域为 pl_pclk_user，其他信号时钟域为 tl_clk_user。

信号 pinshare_grp1_out_sel 控制 Group0 到 Group2 共 3 组输出，其中 Group0 为默认输出，其输出与信号名对应，当 pinshare_grp1_out_sel 变化时，输出信号根据 pinshare_grp1_out_sel 的不同，选择对应的输出信号。

表 2-30 pinshare_grp1_out_sel Group0 输出信号

pinshare_grp1_out_sel[1:0]	00b ¹	Width
pib_grp1_out[255:0]	pl_sideband_out	256

注:

1. Group0 中所有信号时钟域为 pl_pclk_user。

表 2-31 pinshare_grp1_out_sel Group1 输出信号

pinshare_grp1_out_sel[1:0]	01b ¹	Width
pib_grp1_out[255:0]	pl_sideband_in	256

注:

1. Group1 中所有信号时钟域为 pl_pclk_user。

表 2-32 pinshare_grp1_out_sel Group2 输出信号

pinshare_grp1_out_sel[1:0]	10b ¹	Width
pib_grp1_out[267:0]	test_out_rxdatak	16
	test_pl_pclk_rate	3
	test_pl_rate	3
	test_pl_rxelecidle	4
	test_pl_rxstandby	4
	test_pl_rxstartblock	4
	test_pl_rxstatus	12
	test_pl_rxsyncheader	8



pinshare_grp1_out_sel[1:0]	10b ¹	Width
	test_pl_rxdatabalid	4
	test_pl_txcompliance	4
	test_pl_txdetectrx	4
	test_pl_txelecidle	4
	test_pl_txstartblock	4
	test_pl_txsyncheader	8
	test_pl_width	2
	test_pl_phystatus	4
	test_pl_powerdown	4

注:

1. Group2 中所有信号时钟域为 pl_clk_user。

如果用户使用 IP GUI 界面生成 PCIe IP, 在选择使能 PIPE Interface 或者 BAR Size Interface 时, 软件生成的 IP 文件会自动输出调试信号, 用户只需要通过控制 pinshare_grp0_out_sel, pinshare_grp1_out_sel 即可。

2.8.6 Test Interface

PH1P 系列 FPGA PCIe 控制器提供了错误插入测试接口, 方便用户测试和验证。

端口描述

下表描述关于同 test 的接口信号。

表 2-33 test 信号

Port	Width	I/O	Description
test_in_errinj_8_0_bits	9	I	高有效。 - bit[0]: 造成接收方向错误, 报告接收方向状态并模拟在逻辑 Lane0 上检测到编码错误 - bit[1]: 触发接收方向溢出错误(实际上没有发生溢出) - bit[2]: 通过将 Itssm 意外定向到 HotReset 导致 Surprise Down 错误(downstream port only) - bit[3]:通过翻转下一个接收到的 TLP 报文的 LCRC 中的 bit 导致 Bad TLP 报文错误 - bit[4]:通过翻转下一个接收到的 DLLP 报文的 DCRC



Port	Width	I/O	Description
			中的 bit 来得到错误的 DLLP 报文错误 - bit[5]:通过设置 <code>Replay_NUM=3</code> 并在出现未确认的 TLP 报文时立即接收 NAK, 导致 <code>Replay_NUM</code> 滚动 - bit[6]:一旦出现未确认的 TLP 报文, 引发重传超时 - bit[7]:修改下一个接收到的 ACK 的 <code>sequence</code> 序列号使数据链路协议错误, 以便检测到 ACK/NAK 错误 - bit[8]: 破坏下一个接收到的 <code>UpdateFC DLLP</code> 的 <code>Header FC</code> 值, 使其大于公布的 <code>credits</code>, 从而导致流控制协议错误
test_in_errinj_20_16bits	5	I	高有效。 - bit[0]: 设置下一个接收到的 TLP 报文标头中的 EP 位为 1 - bit[1]: 将下一个接收到的 <code>Cpl/CpID</code> TLP 报文的 <code>Bus#</code> 设置为 FFh 导致意外完成错误 - bit[2]: 翻转下一个接收到的 TLP 报文中的 TD 位得到格式错误的 TLP 报文错误(TLP 报文长度不正确)。 - bit[3]: 翻转下一个接收到的具有 ECRC 的 TLP 报文的标头中的 <code>Tag9</code> 位来得到 ECRC 错误。 - bit[4]: 通过以下方式导致 <code>Unsupported Request</code> 错误: 对于下游端口: 将下一个接收到的 <code>MRd</code> TLP 报文的 TLP 报文类型替换为 <code>MRdLk</code>。对于上行端口: 将下一个接收到的 <code>Cpl/CpID</code> TLP 报文的 TLP 报文类型替换为 <code>CplLk/CpIdLk</code>。
test_out_rxval	4	O	高有效。 - bit[0]: 指示接收方向 lane0 上信息有效 - bit[1]: 指示接收方向 lane1 上信息有效 - bit[2]: 指示接收方向 lane2 上信息有效 - bit[3]: 指示接收方向 lane3 上信息有效
test_out_txdatak	16	O	高有效。



Port	Width	I/O	Description
			- bit[3:0]: 指示发送方向 lane0 上携带信息 - bit[7:4]: 指示发送方向 lane1 上携带信息 - bit[11:8]: 指示发送方向 lane2 上携带信息 - bit[15:12]: 指示发送方向 lane3 上携带信息
test_out_txval	4	0	高有效。 - bit[0]: 指示发送方向 lane0 上信息有效 - bit[1]: 指示发送方向 lane1 上信息有效 - bit[2]: 指示发送方向 lane2 上信息有效 - bit[3]: 指示发送方向 lane3 上信息有效
pl_sideband	256	0	高有效, 指示 PIPE side-band 和 equalization 信息 单条 lane 对应 64bits 的映射关系如下: - bit[17:0]: TxDeemph - bit[20:18]: TxMargin - bit[21]: TxSwing - bit[22]: RxPolarity - bit[23]: BlockAlignControl - bit[29:24]: FS - bit[35:30]: LF - bit[38:36]: RxPresetHint - bit[39]: RxEqEval - bit[40]: RxEqInProgress - bit[41]: InvalidRequest - bit[42]: GetLocalPreserCoefficients - bit[48:43]: LocalPresetIndex - bit[49]: RxEqEvalType - bit[50]: Indicates if the lane is part of the



Port	Width	I/O	Description
			active link bit[63:51]: reserved



2.8.7 PTM Interface

PH1P 系列 FPGA PCIe 控制器提供了可选的 Precision Time Measurement (PTM) 接口，使能用于定时测量或同步的机制。PCIe 控制器不会生成或消耗 PTM Message，全部由用户侧负责发送和维护 PTM 信息。PTM 接口用于控制和同步设备和端口之间的主时间。

信号描述

下表描述关于 PTM 的接口信号。

表 2-34 PTM 信号

Port	Width	I/O	Description
tl_ptm_in	68	I	PTM Input。 - bits[63:0]: Time Stamp。 - 对于 Downstream port，表示 PTM Master Time。在 Stamp Valid 为 1 时有效。 - 对于 Upstream port，用户侧的本地时间，一直有效。 - bit[64]: Stamp Valid - 对于 Downstream port，当 Time Stamp 有效时，该信号必须连续置 1。如果当前设备为 PTM Root，该信号应始终置 1。如果置 0，则端口将使用 PTM 响应响应所有 PTM 请求消息。 - 对于 Upstream port，保留。 - bit[65]: Update Request - 对于 Downstream port，保留 - 对于 Upstream port，拉高一个周期用于强制更新 PTM Master Time。 - bits[67:66]: Reserved。
tl_ptm_out	72	O	PTM Output。 - bits[63:0]: Time Stamp。 - 对于 Downstream port，保留。 - 对于 Upstream port，表示 PTM Master Time。在 Stamp Valid 为 1 时有效。 - bit[64]: Stamp Valid - 对于 Downstream port，保留。 - 对于 Upstream port，拉高一个周期当接受到更新的 Time Stamp 值。 - bit[65]: 保留



Port	Width	I/O	Description
			- bit[66]: PTM Enable - 对于 Downstream port, 保留。 - 对于 Upstream port, 表示 PTM 已经被使能。 - bit[67]: Ordering B Enable。表示 Ordering B 用于 PTM ResponseD 的传播延迟 - bits[71:68]: Reserved

2.8.8 VPD Interface

PH1P 系列 FPGA PCIe 控制器提供了 Vital Product Data (VPD) 接口, 用于在 VPD capability 中定义的 VPD data register 和 VPD 存储空间之间传输数据。所有信号都同步于 tl_clk_user。

VPD 是唯一标识硬件的信息, 而软件可能是系统的组成部分。VPD 可向系统提供各种现场可更换单元的信息, 如零件号、序列号和其他详细信息。从系统的角度来看, 目标是使系统所有者和服务人员可以使用这些信息。VPD 通常位于与功能相关的存储设备 (例如, 串行 EEPROM) 中。

信号描述

下表描述关于 VPD 的接口信号。

表 2-35 VPD 信号

Port	Width	I/O	Description
tl_vpd_rddata	64	I	VPD Read Data。需要写入到 VPD Data Register 的值 bits[32*n+31:32*n]表示 PFn
tl_vpd_ready	2	I	VPD Complete。拉高一个周期的脉冲信号表示完成一次 VPD 读或写操作 - 如果为 VPD 读, F 标志从 0 到 1, 表示完成当前读操作。 - 如果为 VPD 写, F 标志从 1 到 0, 表示完成当前写操作。 如果不支持 VPD, 该信号需要置 0。Bitn 表示 PFn。
tl_vpd_addr	30	O	VPD Address。指示对 Dword 对齐的 VPD 字节地址进行读或写操作。 bits[12*n+11:12*n]表示 PFn。
tl_vpd_write	2	O	VPD Write。当检测到对 VPD 存储空间的 VPD 写入操作时, 该信号置 1。如果该信号被置 0, 则访问操作是 VPD 读取。 bitn 表示 PFn。
tl_vpd_enable	2	O	VPD Enable。该信号被置 1 时以开始读或写的 VPD 操作。在 VPD 操作结束或检测到 VPD 操作错误时, 将置 0。



Port	Width	I/O	Description
			▪ bitn 表示 PF _n 。
tl_vpd_wrdata	64	0	VPD Write Data。指示当前 VPD Data Register 中的值。 ▪ bits[32*n+31:32*n] 表示 PF _n 。
tl_vpd_status	6	0	指示当前存在 VPD 读或写操作或者出现了错误。 ▪ bit[0]: 检测到 VPD read ▪ bit[1]: 检测到 VPD wire ▪ bit[2]: 检测到 VPD error ▪ bits[3*n+2:3*n] 表示 PF _n 。

时序图

下图显示 VPD 读操作过程的示例,PCIe 控制器将需要读取的 VPD 地址写入到 VPD Address Register 中,同时将 F 标志置 0。读取地址为 15'h7FFC。

当 tl_vpd_ready 置 1 时,PCIe 控制器将 F 标志置 1。表示结束当前读操作,并在 tl_vpd_rddata 上获取需要写入到 VPD Data Register 的值。软件会持续检测 F 标志的值,当 F 标志为 1,软件会读取 VPD Data Register 的值,并结束当前 VPD 读操作。




图 2-37 VPD Read with Wait

下图显示 VPD 写操作过程的示例,PCIe 控制器将 VPD 信息写入到 VPD data register,同时将 F 标志置 1 和 VPD 地址写入到 VPD Address Register。写入地址为 15'h7FFC。

当 tl_vpd_ready 置 1 时,PCIe 控制器将 F 标志置 0。表示 VPD 信息已经写入到 VPD 存储空间中,结束当前写操作。




图 2-38 VPD Write with Wait



3 PH1P 系列 FPGA PCIe 设计指导

本节包括指导原则和其他附加信息，以便用户使用 PH1P 系列 FPGA PCIe 控制器进行设计。

3.1 时钟

3.1.1 HXT 参考时钟

在典型的 PCIe 解决方案中，PCIe 参考时钟是以 100 MHz 提供的扩频时钟（SSC）。在大多数商用 PCIe 系统中，不能禁用 SSC。

PH1P 系列 FPGA PCIe 控制器需要 100MHz HXT 参考时钟输入，该参考时钟可以与对端设备同源，也可以非同源，在非同源的情况下，要求 PCIe 两端参考时钟频率差值为最大±300 PPM 或 600 PPM。

3.1.2 TL 侧用户时钟

PH1P 系列 FPGA PCIe 控制器用户侧数据位宽固定为 256bits。由于 PCIe 控制器传输层时钟需要用用户侧提供，对于各种线速率和位宽，用户可以通过 IP GUI 界面选择输入时钟频率，或修改 PCIe Primitive 参数。

PH1P100SBG676、PH1P100SBG677、PH1P100SBG484 器件用户侧的线速率以及位宽和输入时钟频率映射关系如表 3-1 所示。

表 3-1 PCIe 控制器带宽、用户侧数据位宽和时钟频率对照表

PCIe Generation	Link Width	TL User Frequency (Mhz)				
		20	40	62.5	80	125
Gen1 (2.5Gb/s)	X1	√	√	√		
	X2		√	√		
	X4			√		
Gen2 (5.0Gb/s)	X1		√	√	√	
	X2			√	√	
	X4				√	√

PH1P50SBG484 器件用户侧的线速率以及位宽和输入时钟频率映射关系如表 3-2 所示



表 3-2 PCIe 控制器带宽、用户侧数据位宽和时钟频率对照表

PCIe Generation	Link Width	TL User Frequency (Mhz)					
		20	40	62.5	80	125	150
Gen1 (2.5Gb/s)	X1	✓	✓	✓			
	X2		✓	✓			
	X4			✓			
Gen2 (5.0Gb/s)	X1		✓	✓	✓		
	X2			✓	✓		
	X4				✓	✓	
Gen3 (8.0Gb/s)	X1				✓	✓	✓
	X2					✓	✓
	X4						✓

时钟方案

由于 PCIe 控制器 TL 侧时钟由用户侧提供，有多种不同的时钟按照可供选择。

下图显示由用户管脚直接输入时钟，经过 SBUF 后，传递给 PCIe 控制器的同时，用户侧 fabric 逻辑也使用同样的时钟驱动。




图 3-1 FPGA 管脚直接驱动 PCIe 控制器

下图显示由用户管脚输入时钟到 PLL，PLL 内部分倍频后输出时钟，经过 SBUF 后，传递给 PCIe 控制器的同时，用户侧 fabric 逻辑也使用同样的时钟驱动。




图 3-2 PLL 驱动 PCIe 控制器

3.1.3 PL 侧用户时钟

PCIe 控制器提供物理层 Debug 时钟，即 `pl_pclk_user`，用于调试 PIPE 层信号，在使能 PinShare 功能时，PIPE 层的部分信号会被 mux 到用户接口，用户可以使用 `pl_pclk_user` 采样这些信号，需要注意，`pl_pclk_user` 在不同的 PCIe 协商速度下，时钟频率不同，Gen1 时频率为 62.5MHz，Gen2 时频率为 125MHz，Gen3 时频率为 250MHz。用户需要等待 PCIe 协商到目标速率后，再使用 `pl_pclk_user`。

3.2 复位

PH1P 系列 PCIe 控制器使用 `tl_power_on_rst` 作为 PCIe 系统的 Fundamental Reset，同步与 `tl_clk_user`，高有效。该信号置 1 会导致整个 PCIe 系统（包括 HXT）的硬复位。释放 `tl_power_on_rst` 后，PCIe 控制器将尝试链接训练并恢复正常操作。在常见的 endpoint 设计（例如，add-in card）中，通常会将金手指的边带复位信号连接到 `tl_power_on_rst`。对于没有边带复位信号的 endpoint，需要用户自己控制 `tl_power_on_rst` 复位信号。

▪ Cold Reset

PCIe 设备上电时，会触发 PCIe 控制器的 Cold Reset，`tl_power_on_rst` 置 1 时，也会导致 PCIe 控制器触发 Cold Reset。

▪ Warm Reset

在设备主电源不断电的情况下，`tl_power_on_rst` 置 1 时，会导致 PCIe 控制器触发 Warm Reset。

▪ Hot Reset

通过 PCIe 链路带内传播复位信息（TS1 序列），在这种情况下，不使用 `tl_power_on_rst`。

▪ Function-Level Reset

FLR 是 PCIe 协议中可以独立复位 PF 或者 VF 的功能。FLR 允许只对其中需要复位的功能模块进行复位，其他功能模块正常工作。

当 PF 的 PCIe 配置空间中 Device Control Register 的 Initiate Function Level Reset 位被置 1 时，`tl_flr_req` 对应 PF 的 bit 被置 1，表示当前 PF 需要被 FLR。随后用户侧开始进入复位过程，在准备解除复位时，需要在对应 PF 的 `tl_report_state_pf*_misc_control` 中拉高 FLR acknowledge 位。FLR 会复位对应 PF 的配置空间。

当 VF 的 PCIe 配置空间中 Device Control Register 的 Initiate Function Level Reset 位被置 1 时，`tl_cfg_vfregs_bit_sel` 选择为 001b，`tl_cfg_vfregs_bit` 对应 VF 的 bit 被置 1，表示当前 VF 需要被 FLR。随后用户侧开始进入复位过程，在准备解除复位时，需要将 `tl_report_vfstate_override_sel` 设置为 10b，并在 `tl_report_vfstate_override_bit` 中拉高对应 VF 的 FLR acknowledge 位。FLR 会复位对应 VF 的配置空间。

在 FLR 过程中，所有接收到的 IO，Memory 或者 Configuration 都会被认为是 unsupported 报文，其他报文正常接收，用户侧也无法发送请求。

3.3 Loopback

PH1P 系列 PCIe 控制器支持 Loopback 的方式进行调试, Loopback 分为 PIPE Loopback 和 PHY Loopback 两种。如下图所示, 蓝色线条为 PIPE Loopback, 红色线条为 PHY Loopback。在这两种 Loopback 模式下, LTSSM 将使用一个简化的序列来达到 L0: Detect、Polling (握手和通道极性)、Recovery (在没有 equalization 的情况下跳到最高速度) 和 L0 (最高速度)。




图 3-3 Loopback 的两种方式

3.3.1 PIPE Loopback

PIPE Loopback 将 PIPE RX 数据与自身的 PIPE TX 数据相连, 在这种情况下, 不需要底层 HXT 参与数据传输。为了实现 PIPE Loopback, 用户需要使用 APB4 接口配置 0x1C00 地址 (TEST_IN)。

- 读取当前 0x1C00 地址初始值;
- 在初始值的基础上, 设置 bit2, bit28 和 bit29 为 1;
- 将修改后的值写入到 0x1C00 地址。

3.3.2 PHY Loopback

PHY Loopback 将 HXT RX 数据与自身的 HXT TX 数据相连, 在这种情况下, 需要底层 HXT 参与数据传输。为了实现 PIPE Loopback, 用户需要使用 APB4 接口配置 0x1C00 地址 (TEST_IN)。

- 读取当前 0x1C00 地址初始值;
- 在初始值的基础上, 设置 bit2, bit28 为 1;
- 将修改后的值写入到 0x1C00 地址。



3.4 Lane Reversal

PCIe 系统在链路训练的过程中，两端设备会对链路的速度和位宽进行协商，其中 Lane Reversal 就是可选的协商过程。PH1P 系列 FPGA PCIe 控制器支持 Lane Reversal 功能，允许 PCIe 链路两端设备所使用的 Lane 错序连接，同时在一个或多个 lane 不正常时，通过该功能增大建链的概率，此功能默认被使能。下表展示 PH1P 系列 FPGA PCIe 系统支持的配置方式。其中 P0 到 P3 属于物理 LANE，是固定的，L0 到 L3 属于逻辑 lane，在链路宽度协商过程中，器件的物理 LANE 会与逻辑 lane 相关联。

表 3-1 物理 LANE 和逻辑 lane 映射表

Width	Function	P0	P1	P2	P3
x4	no reversal	L3	L2	L1	L0
x2	no reversal	–	–	L1	L0
x1	no reversal	–	–	–	L0
x4	reversal from lane 3	L0	L1	L2	L3
x2	reversal from lane 3	L0	L1	–	–
x1	reversal from lane 3	L0	–	–	–
x2	reversal from lane 1	–	–	L0	L1
X1	reversal from lane 1	–	–	L0	–



3.5 SR-IOV

PH1P 系列 FPGA PCIe 控制器至多支持 4 个 VF，可以将单个 PF 虚拟成多个 VF，其中每个 VF 都可以和一个虚拟机绑定，从而便于虚拟机访问 PF。同一 PF 中所有 VF 拥有各自独立配置空间，但是配置信息是相同的。

3.5.1 FID 分配

每个实现的 PF 和 VF 都会被分配一个独一无二的 function ID (FID)，用于识别 PF 和 VF，FID 的分配规则如下：

- FID[15]：区别 PF 和 VF，1b 表示 PF，0b 表示 VF
- FID[14:0]：0-1 表示 PF，0-3 表示 VF

举例，PF1 的 FID 为 0x8001，第 3 个 VF 的 FID 为 0x0003。

3.5.2 BDF 分配

通常 PCIe 设备中的 Function 会分配到在当前系统中独一无二的 ID，由 Bus number (8 bits)，Device number (5 bits)，Function number (3 bits) 组成。在没有使能 SR-IOV 时，3bits 的 Function number 足够表示 PF0 到 PF1。在使能 SR-IOV 后，PCIe 设备的 ID 取决于 PF 和 VF 的数量，以及 ARI Capable 是否被使能。PH1P 系列 FPGA PCIe 控制器在 Endpoint 模式下，实现了 ARI (Alternate Routing ID Interpretation Capability)，因此，PF 和 VF 的 BDF 分配如下：

表 3-2 PF 和 VF BDF 分配

Bus number (8bits)	Function Number (8bits)
BusN	0-1: PF0-PF1
	2-7: 保留
	8-11: VF0-VF3
	12-255: 保留

在实现 ARI 后，PCIe 设备的 BDF 由 Bus number (8 bits)，Function number (8bits) 组成。当发送 TLP 报文时，用户可以使用以下公式计算出 Requester 或者 Completer ID：

- $\{\text{BUS/DEV/NUM}\} = N \times 256 + \text{VF FID} + 8$

3.5.3 VF 配置空间

VF 拥有轻量级的配置空间，只包含必要的用于数据移动的最小可配置空间。PH1P 系列 FPGA PCIe 控制器对 VF 的实现，有以下限制：

Type 0 configuration header

- Vendor ID 和 device ID 被设置为 0xFFFFFFFF
- Status 和 command 寄存器中只有 Bus Master Enable 被实现
- Class code 和 revision ID 和其关联的 PF 相同
- Expansion ROM Base Address 没有实现
- Subsystem vendor ID 和 device ID 以及 BAR0 到 BAR5 可配置
- Interrupt line 和 interrupt pin 没有实现

Capabilities

- 根据 SR-IOV specification 实现 PCI Express capability，配置与 PF 相同
- MSI capability 与 PF 相同
- MSI-X capability 与 PF 相同
- Power management capability 没有实现
- 没有 extended capability 被实现



3.6 PCIe Quick Link

使用 PCIe 总线连接到 CPU 的设备，需要在 CPU 枚举时提前准备完成，否则 PCIe 设备将不会分配 BDF。PCI Express 协议规范规定，PERST#必须要系统电源正常后 100 毫秒内置无效，并且 PCIe 设备必须要 PERST#置无效后 20ms 内准备好进行链路训练。这通常被称为 100ms 的启动时间。

PH1P 系列 FPGA PCIe 支持 Quick link 模式，即在系统上电后，快速配置 PCIe 和 HXT，能够满足在 100ms 准备好进行链路训练，并在 120ms 之内与对端 link up。

PH1P 系列 FPGA PCIe 支持 Quick Link 功能对 FPGA 启动方式的位宽和速度有一定的要求，具体如下表所示。

表 3-3 PCIe Quick Link 支持器件

器件选择				
型号	封装	PCIe 控制器位置	启动方式	配置时钟频率
PH1P100	SBG676	X69Y120Z0	MSPIX4	33Mhz
	SBG677		Master PCM(X8, X16)	33Mhz 及以上
	SBG484		Slave PCM(X8, X16, X32)	33Mhz 及以上
PH1P50	SBG484	X49Y80Z0	MSPIX4	33Mhz
			Master PCM(X8, X16)	33Mhz 及以上
			Slave PCM(X8, X16, X32)	33Mhz 及以上

若用户需要在 100ms 内完成 PCIe 链路训练前准备，可以在 IP 配置界面中，选择使能 PCIe Quick Link 选项，同时选择合适的 FPGA 配置方式即可。



版本信息

日期	版本	修订记录
2023/08/17	0.1	内部版本发布
2024/03/22	0.2	1、1 章节增加 PH1X100SBG676 器件支持说明 2、2.4.1 章节修改 tl_cfg_pstrb 信号描述 3、1.2.4 章节增加不支持 L2 说明 4、2.8.2 章节去掉 L2 相关描述
2024/05/24	0.3	1、PH1X100SBG676 更新为 PH1P100SBG677, “X” 统一为 “P” “677” 代表兼容和封装差异, 实际为 676 引脚
2024/08/01	0.4	1、修改 2.2.3 部分时序图 2、修改 2.3.3 部分时序图 3、修改 2.5.2 MSI VF 时序图 4、修改 3.1.2 图 3-2 5、新增 3.6 章节 PCIe Quick Link
2024/09/25	0.5	1、检查全文修改部分中英文逗号, 空格 2、去除 tl_clk_user/pl_pclk_user/tl_cfg_pclk 输入频率范围说明 3、PH1P100SBG676 器件首次发布正式版
2024/11/29	0.6	1、全文新增 PH1P50SBG484 器件支持说明 2、增加说明 PH1P50SBG484 器件线速率最高支持 GEN3 3、修改 2.4.2 时序图中时钟为 tl_cfg_pclk
2024/12/27	1.0	1、PH1P100SBG676 器件首次发布正式版
2025/04/23	1.1	1. 新增 PH1P100SBG484 器件, 并全文更新



版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。